
中國北京,2022年12月1日——作為業(yè)界領先的芯片和半導體IP供應商,致力于使數據傳輸更快更安全,Rambus Inc.(納斯達克股票代碼:RMBS)今日宣布,推出由PHY和控制器IP組成的PCI Express®(PCIe®)6.0接口子系統(tǒng)。Rambus PCIe Express 6.0 PHY還支持最新版本(3.0版本)的Compute Express Link?(CXL?)規(guī)范。
PCIe 6.0接口子系統(tǒng)(圖片來源:Rambus Inc.)
Rambus接口IP總經理Scott Houghton表示:“人工智能/機器學習(AI/ML)和數據密集型工作負載的快速發(fā)展正在推動數據中心架構的持續(xù)演進,并要求更高的性能水平。Rambus PCIe 6.0接口子系統(tǒng)可通過一流的延遲、功耗、面積和安全性,支持下一代數據中心對性能的要求。”
Rambus PCIe 6.0接口子系統(tǒng)的數據傳輸速率高達64GT/s,并且經過全面優(yōu)化,可滿足先進異構計算架構的需求。該子系統(tǒng)中的PCIe控制器具備完整性和數據加密(IDE)引擎,專門用于保護PCIe鏈接和通過它們傳輸的重要數據。另外在PHY方面,它還提供對CXL 3.0的全面PHY支持,支持緩存一致性內存共享、擴展和池化的芯片級解決方案。
IDC計算半導體研究副總裁Shane Rau表示:“PCIe在數據中心無處不在。為了支持新一代應用的更高性能要求,企業(yè)正在不斷提升速度和帶寬,進而使CXL的重要性日益提升。越來越多的芯片公司開始支持新的數據中心架構,因此獲得高性能接口IP解決方案將成為實現該生態(tài)系統(tǒng)的關鍵。”
Rambus PCIe 6.0接口子系統(tǒng)有以下主要特性:
支持PCIe 6.0規(guī)范,包括64 GT/s數據傳輸速率和PAM4調制信號
實現低延遲前向糾錯(FEC),保證鏈路穩(wěn)健性
支持固定尺寸的FLIT,可實現高帶寬效率
向后兼容PCIe 5.0、4.0和3.0/3.1
通過IDE引擎(控制器)實現最先進的安全性
支持CXL 3.0,用于優(yōu)化內存資源的新使用模式(PHY)
更多信息:
如需了解更多PCIe 6.0接口子系統(tǒng)有關信息,敬請訪問:rambus.com/interface-ip/serdes/pcie6-phy/。
聲明:本內容為作者獨立觀點,不代表電源網。本網站原創(chuàng)內容,如需轉載,請注明出處;本網站轉載的內容(文章、圖片、視頻)等資料版權歸原作者所有。如我們采用了您不宜公開的文章或圖片,未能及時和您確認,避免給雙方造成不必要的經濟損失,請電郵聯(lián)系我們,以便迅速采取適當處理措施;歡迎投稿,郵箱∶editor@netbroad.com。
意法半導體在 2025 年東南亞國際半導體展會展示邊緣人工智能和自動化解決方案 | 25-05-30 16:52 |
---|---|
Qorvo? Matter? 解決方案新增三款QPG6200系列SoC | 25-05-22 14:42 |
Microchip推出成本優(yōu)化的高性能PolarFire? Core FPGA 和 SoC產品 | 25-05-21 16:43 |
將人工智能應用于邊緣領域,以實現更小巧、智能和安全的應用 | 25-05-20 15:31 |
Qorvo? Matter? 解決方案新增三款QPG6200系列SoC | 25-05-15 16:45 |
微信關注 | ||
![]() |
技術專題 | 更多>> | |
![]() |
技術專題之EMC |
![]() |
技術專題之PCB |