Part 01 前言

相信搞硬件的兄弟一般都見過芯片電源引腳一般會放一個電容，而且這個電容一般是100nF，而且芯片電源引腳旁的電容內一般還叫做去耦電容也就是Decoupling Capacitor，這事兒在設計里太常見了，但是為啥老選100nF呢，是拍腦袋拍出來的？還是30年經驗的老師傅傳承下來的？其實這事還真不是隨便拍腦袋決定出來的。這背后有物理原理、工程經驗和實際場景的綜合考量。今天我們就掰開揉碎講講，盡量說得明白點。

Part 02 去耦電容是干啥的？

咱們先說清楚去耦電容的工作到底是個啥？芯片比如MCU、FPGA啥的工作時，內部晶體管不停開關，每次開關都得從電源往外拉出來電流。這電流可不是慢慢來的，而是跳得特別快，像一陣陣“脈沖”。但是電源線和PCB走線又都有寄生電感，所以反應沒那么快，電壓就容易抖一下，這就是“電源噪聲”。去耦電容就相當于個小“水庫”，緊挨著芯片放著，瞬態電流不夠時它趕緊補上，讓電壓穩住，順便把高頻噪聲壓下去。

Part 03 為啥選100nF？

選100nF可不是玄學，100nF這值在大多數場景下都“剛剛好”。為什么這么說呢？我從幾個角度給你講講原因：

1. 頻率響應夠用

一般來說芯片開關產生的噪聲頻率一般在幾十MHz到幾百MHz之間，這個跟芯片實際的時鐘頻率和開關速度有關。這意味著去耦電容得能快速響應這個范圍的波動。而電容的阻抗（Zc = 1/(2πfC)）跟頻率f和容量C反著走。頻率高時，電容阻抗低，能吸高頻噪聲；頻率低時，阻抗高，作用就弱了。

而一般100nF電容的表現可謂是恰到好處：

在10MHz時，100nF的阻抗大概是0.16Ω，夠低，能吸掉大部分噪聲。

到100MHz時，阻抗降到0.016Ω，更好使。

再高點（比如1GHz），寄生電感開始搗亂，但這頻率已經超出很多芯片的主要噪聲范圍了。

相比而言10nF電容在100MHz時阻抗0.16Ω，還行，但在10MHz時就1.6Ω，有點不夠用。而1μF電容在10MHz時阻抗0.016Ω，很好，但低頻時太強，高頻時封裝寄生電感又拖后腿。所以咱們就能得出來一個結論：100nF的頻率覆蓋正好卡在大多數數字芯片的噪聲“甜點區”。

2. 反應速度合適

電容容量越大，存的電荷多，但充放電速度慢；容量小，反應快，但存電不夠。100nF的優勢就是它能存夠芯片一次開關需要的電荷，通常是pC到nC級別，當然這實際上要視芯片電流而定。同時，100nF的充放電時間常數（RC）很短，能跟得上幾十MHz的瞬態跳變。

咱們可以舉個例子：假設一個芯片內部晶體管開關電流峰值10mA，持續10ns，所需電荷Q=I×t=10mA×10ns=100pC。100nF在5V下存電Q = C×V=100nF×5V=500nC，綽綽有余，還能快速釋放。

3. 寄生效應可控

電容不是理想元件，實際有寄生電感ESL和電阻ESR，封裝越大，比如1206對比0402，寄生電感越高，高頻下效果越差。100nF的電容常用0402或0603封裝，寄生電感低，一般0.5nH左右。自諧振頻率SRF（電容和寄生電感共振的點）在幾十MHz到100MHz左右，正好覆蓋芯片噪聲范圍。

相比之下1μF的SRF可能掉到10MHz以下，高頻就不靈了。10nF的SRF很高（上百MHz），但容量小，低頻補電不夠。所以100nF電容在容量和寄生效應間平衡得不錯。

4. 習慣使然

還有很重要的一點是100nF不是理論算出來的“完美值”，而是多年設計里大家試出來的“萬金油”。芯片廠商像TI、ST、NXP啥的在數據手冊里老推薦0.1μF，搞得這值成了行規。并且電容廠家供應鏈也配合，100nF便宜好買，封裝齊全，誰也不想費勁去改。

Part 04 總結

當然100nF不是萬能鑰匙，有些場景得換思路，比如超高頻（GHz級），100nF的寄生電感在1GHz以上拖后腿，阻抗上升。這時候就需要10nF甚至1nF，小容量電容SRF更高，配合緊貼芯片布局，或者組合使用應對大電流瞬態，1μF或10μF，跟100nF并聯，大的管低頻補電，小的管高頻濾波。1μF加0.1μF組合，穩得一批。如果以低頻噪聲為主，100nF對kHz級噪聲阻抗太高，濾不干凈。組合使用10μF甚至100μF，容量大，低頻效果好。

100nF能當去耦電容的“標配”，不是因為它完美，而是因為它夠“中庸”。頻率響應、反應速度、寄生效應和工程習慣湊一塊兒，造就了它的地位。但設計時別死腦筋，具體芯片的噪聲頻率、電流需求不一樣，得多試試。我干活時，示波器一測，哪個值穩就用哪個，數據說話比啥都強。