來源：意法半導體

基于多個高功率應用案例，我們可以觀察到功率模塊與分立MOSFET并存的明顯趨勢，兩者在10kW至50kW功率范圍內存在顯著重疊。雖然模塊更適合這個區間，但分立MOSFET卻能帶來獨特優勢：設計自由度更高和更豐富的產品組合。當單個 MOSFET 無法滿足功率需求時，再并聯一顆MOSFET即可解決問題。

然而，功率并非是選用并聯MOSFET的唯一原因。正如本文所提到的，并聯還可以降低開關能耗，改善導熱性能?？紤]到熱效應對導通損耗的影響，并聯功率開關管是降低損耗、改善散熱性能和提高輸出功率的有效辦法。然而，并非所有器件都適合并聯， 因為參數差異會影響均流特性。本文將深入探討該問題，并展示ST第三代SiC MOSFET如何完美適配并聯應用。

分立MOSFET和功率模塊

分立器件采用單管封裝形式（每個封裝僅含單個MOSFET或二極管），可靈活選擇通孔插裝（THT）或表面貼裝（SMD）封裝。這種形式對拓撲設計和混合封裝應用沒有任何限制。

功率模塊則截然不同：其內部器件按特定拓撲（如全橋）集成，一旦封裝完成，既無法修改拓撲也不能調整器件參數。因此在原型設計階段，工程師需要投入更多精力進行仿真驗證，而使用分立器件時能直接進行實物測試。

功率模塊有兩大優點：

-功率耗散：功率模塊的橫截面結構通常包括散熱基板、陶瓷電氣絕緣層以及銅平面走線，硅或碳化硅芯片（如MOSFET）通過燒結工藝直接連接在銅走線上。這種設計在散熱方面具有顯著優勢：散熱基板可直接與散熱器接觸，無需額外電氣絕緣，兩者之間僅需導熱界面材料（TIM，如導熱硅脂）即可實現高效熱傳導。

-模塊的另一大優勢在于縮短換流回路，這一點雖比散熱設計更復雜，但效果極為關鍵，能有效降低寄生參數。走線本身具有電阻和電感，長度越長，寄生效應越嚴重：電阻會因流經的RMS電流產生不可忽視的導通損耗；電感則會在電流變化時引發電壓過沖，開關速度越快，電壓尖峰越高，甚至可能損壞器件。

在以下方面，分立器件難以與模塊相比：

-散熱設計：分立器件的散熱基板通常不絕緣且與MOSFET漏極相連，因此導熱界面材料需同時滿足絕緣和導熱需求。

-走線長度：分立器件芯片間的走線長度較長。電流通過鍵合線流至封裝引線，然后流至PCB，再返回。

在模塊中，器件并聯非常簡單：兩顆芯片并列安裝，其余節點通過短鍵合線連接。走線更短且熱耦合性能更優。

分立器件之間的熱耦合性能不如模塊好。熱量從芯片到封裝，再通過導熱界面材料 (TIM) 到達散熱器，再到其他 MOSFET。每種介質以及它們之間的每次轉換都會產生熱阻，導致溫度梯度。

并聯分立MOSFET的動機

盡管存在上述局限，分立MOSFET并聯仍具備不可替代的優勢：設計靈活性、參數可擴展性、供應鏈冗余以及原型驗證便捷性。此外，并聯本身還能帶來以下物理層面的優化：  

熱阻與封裝散熱面積成反比。若將損耗均分至兩個相同器件，總散熱面積翻倍，單個封裝的熱耗減半，從而使結到散熱器的熱阻降低一半，器件實際溫度更接近散熱器溫度。  

MOSFET損耗主要包含導通損耗和開關損耗。 導通損耗由溝道導通電阻（RDSon）引起，并聯N個相同MOSFET可使總RDSon降至1/N。

圖 1 導通示例：Ch1 漏極-源極電壓、Ch4 漏極電流，Math耗散功率

開關損耗源于開關過程中電壓與電流的重疊（圖1）。盡管瞬態時間極短，但高壓大電流下峰值功率非常顯著。通過對功率隨時間進行積分（曲線下方的區域）可得到特定條件下的開通能量和關斷能量，將二者乘以開關頻率（若條件變化則累加1秒內的所有能量），即可計算出開關損耗。

給定條件是值得注意的地方，因為開關能量很大程度上取決于幾種參數：瞬態時間、電壓、電流和溫度。關于并聯方案，在開關能量的電流函數中隱藏著一些優勢。（圖2）

Figure 2 Example of switching energies: single MOSFET and two in parallel

圖 2 開關能量示例：單個 MOSFET 和兩個MOSFET并聯

開關能量的變化曲線不是線性的，略呈指數趨勢。因此，電流加倍會導致能量增加超過兩倍。并聯時，結果正好相反：如果將電流均分到兩個相同的器件，總開關能量會比單個器件單獨開關時更低。

如果我們將功率模塊中的一個 MOSFET 與兩個分立 MOSFET 進行比較，則該模塊將處于劣勢：

對比功率模塊中的單個MOSFET與分立形式的兩個MOSFET，模塊反而處于劣勢：

-散熱路徑：由于模塊結構不同，散熱路徑難以比較，但是，分立器件通過更大散熱面積可彌補結構劣勢，甚至超越模塊性能。

-導通損耗和開關損耗：分立MOSFET并聯的導通損耗是功率模塊的二分之一，開關能量損耗顯著降低，因此，并聯分立 MOSFET 在損耗方面優勢非常明顯。

這說明，在所述功率范圍內，分立器件并聯與模塊方案存在性能重疊。使用更多的相同規格的器件可以提高功率，而并聯時選擇更高導通電阻而成本更低的器件，仍有可能在相同功率下與模塊方案競爭。

熱失控——優勢背后的隱患

MOSFET的導通電阻（RDSon）并非靜態參數，其數值隨電流變化，且受溫度影響更為顯著。在當前功率范圍內，碳化硅（SiC）MOSFET已成為主流選擇，其RDSon溫度特性遠優于硅基MOSFET。  

圖3： SCT011HU75G3AG 的導通電阻對溫度歸一化曲線

以ST最新一代HU3PAK封裝（頂面散熱）的SCT011HU75G3AG為例（圖3），導通電阻RDSon非常低，是并聯設計的理想選擇。

然而，從25°C至175°C其導通電阻Rdson僅上升約50%，與標準硅基MOSFET相比，這一增幅明顯更低，傳統硅基MOSFET在150°C（而非175℃，這是其絕對最高額定溫度）時RDSon增幅可達200%。

平坦的導通電阻（RDS(on)）溫度曲線是理想設計特性，能使導通損耗隨溫度變化保持穩定。然而，當損耗上升時，存在熱失控風險：損耗增加導致溫度升高，進而進一步加劇損耗。這種正反饋效應曾是硅基MOSFET的難題，但對碳化硅（SiC）器件通常可忽略——除非采用并聯配置。  

為何存在這種差異？關鍵在于參數離散性，尤其是導通電阻RDS(on)。以型號SCT011HU75G3AG為例，其標稱RDS(on)為11.4 mΩ，但實際可能高達15 mΩ。雖然同一批次中出現如此大偏差的概率較低，但我們仍以此極端情況分析：15 mΩ比11.4 mΩ高出32%，意味著在相同電壓下該器件承載的電流將減少32%。因此，11.4 mΩ的MOSFET會產生約32%的額外損耗并更易發熱。若RDS(on)隨溫度上升的斜率更大，雖然會導致更高損耗，但發熱更嚴重的MOSFET會通過自我調節（升溫導致電阻增加）使電流向低溫器件轉移。  

實際應用分析

實際應用中的風險等級如何？由于并聯MOSFET共享散熱器（存在熱耦合），這仍構成嚴重威脅。為驗證此問題，我們通過仿真進行深入研究：假設兩個HU3PAK封裝的SCT011xx75 MOSFET（TO247封裝表現會更好，此處選擇更嚴苛案例），一個RDS(on)=11.4 mΩ，另一個=15 mΩ。散熱器溫度設定為90°C，采用導熱界面材料（TIM）為填隙膠（導熱系數7 W/(m·K)，厚度0.4 mm）。在總RMS電流140A條件下，重點關注導通損耗。HU3PAK的冷卻面積為120 mm²，計算得TIM導致的殼到散熱器熱阻為0.476 K/W。  

模擬實驗結果

-140 A 電流中的 63 A 流經15 mΩ MOSFET，殼溫為 123.7°C，結溫為 139.9°C

-其余的77 A流經11.4 mΩMOSFET，殼溫為 131.8°C，結溫為 151.8°C。

當前電流失匹率為 22%，而初始值為 32%，并且兩個 MOSFET 都有充足的溫度裕度，即實際溫度與最高絕對溫度的差值很大。TIM導熱膠的熱梯度是一個關鍵因素，在15 mΩ MOSFET中，從外殼到散熱器，溫度降幅達到 33.7°C，而另一個 MOSFET則達到41.8°C。在這種情況下，TIM導熱膠才是真正的限制因素，而MOSFET 之間的電流失衡不是問題。熱導率選定為 7 W/(m?K)，這個值不錯，但并非最佳。幸運的是，近期市場需求推動了對此類材料的研究，現在已出現超過 20 W/(m?K) 的電隔離間隙填充材料。

結論

功率模塊適合高功率應用場景，但分立MOSFET也具備諸多優勢，使其同樣適用于模塊的功率范圍。選擇合適的MOSFET，需要考慮哪些關鍵因素？答案是優異的開關性能和出色的熱管理性能。

幸運的是，意法半導體的第三代 SiC MOSFET 應運而生，并聯時仍能保持穩定開關性能，其導通電阻RDSon 的熱變特性在降低能量損耗和有效抑制熱失控實現了雙重優化。