汽車的“信息化、智能化”為汽車行業帶來了新的概念，軟件定義汽車。它代表著車內軟件的數量和價值（包括電子硬件）超過了機械硬件，代表著汽車行業的逐步轉型，從高度的電子機械終端到智能、可擴展的移動電子終端并可持續升級。要成為如此智能的終端，汽車必須預先嵌入高級的硬件，而硬件的功能和價值通過整個生命周期中的OTA逐漸激活及增強。行業的價值鏈將從一站式的硬件銷售變成持續的軟件和服務優化，而消費者也期望汽車有類似智能手機的行為的客戶感受。 因此汽車的電子電氣架構 (EEA) 需要從傳統的分布式模型向中心化、簡介化、可擴展化演進。概括的說， EEA 的演進將通過集成、域中心化及車中心化三步演進，如下圖所示：

圖 1. 汽車電子電氣架構演進路線

當前車內的電子電氣架構以功能型的域集中形式為主，比如將動力域、底盤域、車身域整合為“車控域”； “智能座艙域”將取代原有的信息娛樂域，實現人機交互和T-box集成功能；“自動駕駛域”將負責高級自動駕駛的感知、規劃和決策。當然造車的新勢力會更進一步的采用域中心化及車中心化的先進架構實現更高級別的自動駕駛能力，實現“跨域融合”。 智能座艙作為與消費者最直接的接觸空間，是客戶交 互體驗差異化的關鍵，汽車行業中的熱點并且不斷的加速演進。這也帶來了智能座艙在數字儀表、信息娛樂等多個顯示域實現 HMI 的無縫連接，并且屏幕的尺寸也越來越大，多模交互、中控多屏以及智能聯屏是智能座艙發展的趨勢。

如下圖所示，參考華為海思的智能座艙框圖，典型的座艙域控制其中可能包含了各種各樣的顯示高速總線，比如GMSL/FPD-LINK/MIPI DSI/CSI 等連接多種屏幕，同時也包含了各種車內互聯接口，比如 CAN/ CAN-FD/USB2.0/100BASE-T1 等用于與座艙中各種傳感器、音頻設備等外設的互聯，從而可以通過硬件架構的集中和統一的智能化處理帶來更豐富的沉浸式用戶體驗。

圖 2. 智能座艙示意圖參考海思

作為設計者要面對下一代高速的視頻及外設接口信號完整性，冗余的硬件設計滿足消費者的全生命周期迭代升級要求，輕量化及降低線束，以及更低的功耗等等各種挑戰。

圖 3. 不斷推進的分辨率及 SERDES 高速接口

自動駕駛域涉及到感知、決策和執行三個層面，隨著汽車智能化水平的不斷提高，驅使著自動駕駛算力的不斷增加以及融合感知能力的不斷增強。這都使得傳感器接口數量和帶寬都高速增長，涉及到 MIPI DPHY/ CPHY/SERDES/車載以太網等等高速互聯接口；以及內部計算接口總線、存儲總線、芯片互聯總線諸如 PCIe Gen3/4、LPDDR4/5、XFI 等等。這都為硬件工程師帶來不斷提升的高速信號完整性及電源完整性設計與測試的挑戰。

以下將會對新一代電子電氣架構下，智能座艙域及自 動駕駛域內部涉及到的各類高速總線信號完整性及電源完整性測試進行分析和總結，幫助汽車行業工程師們能夠應對日益提升的汽車硬件設計域測試要求。

圖 4. 自動駕駛域示意圖

圖 5. 參考 nVidia Orin 計算平臺示例

PCIe Gen 2/3/4 測試

PCIe是數據中心和客戶端應用中使用的主要新興高性能存儲和串行總線，實現了外設之間的數據通信。下圖為PCIe 總線傳統的典型應用：由于汽車向“信息化、智能化”不斷演進，汽車也越來越像移動的數據中心，承載著大量的計算場景，從而PCIe的大量使用也是必不可少，并且速率也在隨著芯片算力、消費接口升級而不斷提高。

圖 6. PCIe 典型應用場景

圖 7. PCIe 鏈路層級示意及鏈路實現方案

與任何串行數據標準一樣， PCI Express 可以視作“由多個層組成的堆棧”，堆棧中包括通過傳輸介質傳送電子信號的物理層；把信號解釋為有意義的數據的邏 輯層；傳輸層等等。每個層有相應的標準和一致性測 試程序。而其中PHY 層（物理層）涵蓋了兩個子層：邏輯層和電氣層。PHY的物理部分處理高速串行分組交換和電源管理機制。PHY 的邏輯層處理復位、初始化、編碼和解碼。電氣子模塊和邏輯子模塊還可能包 括特定標準功能。

PCI Express 鏈路由稱為通路的雙單工傳輸方案集合組成。每條通路有一個發送和接收差分對，每條通路共有四根走線（以圖中的 PCIe x4 鏈路為例）。 PCIe 標準由PCI-sig組織負責維護，從機械接口來 看有 CEM 等形式，并具備一致性測試要求；而對于芯片到芯片的連接，則有 PCIe 的 Base 規范來進行規定，但是沒有一致性要求。其主要的信號特點：

采用AC耦合的差分信令傳輸

應用100MHz的參考時鐘，既可以是公共時鐘也可以是分離時鐘

總線寬度可擴展，包含x1、x2、x4、x8、x16通路數目

可擴展傳輸速率，包含2.5GT/s (Gen1)、5GT/s (Gen2)、8GT/s (Gen3)、16GT/s(Gen4) 等等

多種連接方式，如CEM、U.2、M.2 及 PCB直連等

圖 8. PCIe 標準分類

如下圖所示，典型的整條高速串行鏈路由發射機、信道及接收機三部分組成。對于芯片到芯片的PCIe鏈路，通常標準會定義在發射機引腳進行測試，并滿足PCIe Base的規范要求。 由于PCIe芯片中還包含了發射機及接收機均衡以抵抗信道的衰減；所以調試時往往還需要嵌入信道的模型，并模擬PCIe芯片的接收機均衡來評估芯片內部進行均衡后的信號質量。而這些往往都可以在示波器的軟件中進行模擬。

圖 9. PCIe 典型鏈路測試示意

PCIe 鏈路性能列在下面以供參考：

在實際應用中，PCIe 速率是向下兼容，比如 Gen4 的發射機也會兼容 Gen1、2、3 的所有速率和均衡方式，并且通過協商的方式決定最終的鏈路工作模式；假如我們需要進行所有發射機和接收機均衡的調試和評估，需要非常紛繁復雜的測試手段。

泰克 PCIe 測試解決方案

泰克PCIe測試解決方案不僅僅針對PCIe一致性測試，而且也支持PCIe Base測試所需要的測量項目，并且具備優異的三模測試探頭、功能完備的串行數據鏈路分析軟件（SDLA）及協議解碼功能，可以讓我們在PCIe的調試、測試和評估中得心應手。

泰克的 SDLA 串行鏈路分析軟件支持針對發射機、接收機均衡模擬，以及信道的嵌入與去嵌，因而在進行復雜的PCIe鏈路的模擬中通過一次測試模擬出不同均衡下，針對不同信道模型各個節點的波形進行分析比對。并且 SDLA 支持豐富的信道模型嵌入和去嵌，最大程度提高測試的便利性，比如單端或差分S參數，示波器及探頭模型、傳輸線模型、RLC 模型、傳遞函數等等：

圖 10. 泰克 SDLA 串行鏈路分析軟件

圖 11. SDLA 支持豐富的信道模型類型

接收機均衡除了支持自定義CTLE、FFE/DFE均衡設 定外，同時也支持IBIS-AMI模型，真實模擬芯片的均衡能力。

圖 12. SDLA 支持 IBIS-AMI 模型

接收機均衡除了支持自定義 CTLE、FFE/DFE 均衡設 定外，同時也支持 IBIS-AMI 模型，真實模擬芯片的均衡能力： 此外，泰克還提供了SignalConnectTM 信道測量建模 功能，方便直接對信道進行測量和生成模型，并方便快捷的導入至SDLA中進行鏈路分析：

圖 13. 泰克 SignalCorrect 信道測試建模功能

在調試與評估中，泰克還提供了SR-PCIe協議解碼功能，幫助發現并定位通信鏈路中可能存在的問題：

圖 14. 泰克PCIe協議解碼功能，并能實現點擊任意符號波形自動跳轉到對應位置功能

推薦的示波器的選擇如下表：

總體來說，泰克PCIe 解決方案提供完備的軟件支持PCIe Base及CEM一致性測試，提供豐富的調試工具如SDLA、SignalCorrect、協議解碼等，使得PCIE在芯片到芯片互聯的測試與評估更加簡單快捷，讓產品可以更快投放到市場，從而獲得競爭優勢。