大家好，我是電源漫談，很高興和各位一起分享我的第47篇原創(chuàng)文章，喜歡和支持我的工程師，一定記得給我點(diǎn)贊、收藏、分享。
在前述文章，探秘LDO的PSRR參數(shù)及周邊電路對(duì)其影響中我們分析了PSRR這個(gè)LDO的重要參數(shù)，并且通過仿真了解到輸出電容ESR和前饋電容對(duì)其PSRR有很大的影響。除了LDO對(duì)紋波的抑制能力的PSRR參數(shù)之外，LDO的穩(wěn)定性設(shè)計(jì)也是非常重要的一個(gè)方面，本文就詳細(xì)探討一下這一話題。
一.線性調(diào)壓器的基本分類及運(yùn)行原理
在分析LDO的環(huán)路穩(wěn)定性之前，我們先了解一下線性電源的主要類型，如圖1是其中一個(gè)典型的類型，NPN達(dá)令頓導(dǎo)通晶體管線性電源。
圖1 NPN達(dá)令頓導(dǎo)通晶體管線性電源簡易框圖
這種結(jié)構(gòu)采用一個(gè)PNP晶體管去驅(qū)動(dòng)一個(gè)NPN導(dǎo)通晶體管，由于其結(jié)構(gòu)限制，這種線性電源輸入端和輸出端需要至少保持一個(gè)至少1.5V-2.5V的電壓才能維持輸出調(diào)整,因此這種線性電源限制了電池供電應(yīng)用中電池的使用壽命。
基于上述電池供電應(yīng)用，另外一類線性電源，也叫做LDO,如圖2所示，其導(dǎo)通晶體管為PNP晶體管，驅(qū)動(dòng)比較容易，因此，這種LDO輸入端和輸出端可以保持比較小的壓降，即Vsat就可以維持輸出電壓調(diào)整，并且這個(gè)壓降和負(fù)載電流成正比，輕載時(shí)此電壓可以達(dá)到10-20mV,所以，這種線性電源稱為低壓差線性調(diào)整器（LowDropout Voltage Regulator），非常有利于提高電池的使用壽命。
圖2 LDO的簡易內(nèi)部原理框圖
另外還有一種典型結(jié)構(gòu)，如圖3所示，它由一個(gè)NPN導(dǎo)通晶體管和一個(gè)PNP驅(qū)動(dòng)晶體管組成，這種結(jié)構(gòu)的輸入端和輸出端的最小壓降介于前面兩種結(jié)構(gòu)之間，所以，稱它為Quasi-LDO.
圖3 Quasi-LDO的簡易內(nèi)部原理框圖
圖4 導(dǎo)通器件為P-MOSFET的內(nèi)部簡易框圖
當(dāng)內(nèi)部導(dǎo)通器件為P溝道MOSFET時(shí)，如圖4所示，由于驅(qū)動(dòng)PMOSFET的驅(qū)動(dòng)電流很小，而驅(qū)動(dòng)PNP晶體管的基極電流會(huì)比較大，因此PMOSFET型的LDO的驅(qū)動(dòng)損耗很小。另外，PMOSFET的內(nèi)部導(dǎo)通壓降非常小，因此Dropout很小，這可以讓它的封裝做的很小，同時(shí)可以支持大電流應(yīng)用。
以上幾種線性電源的基本運(yùn)行原理是類似的，都是通過內(nèi)部運(yùn)放調(diào)整導(dǎo)通晶體管或者MOSFET的驅(qū)動(dòng)電流，以此滿足負(fù)載電流變化時(shí)保持輸出電壓恒定，如圖5所示，內(nèi)部運(yùn)放正端接內(nèi)部參考電壓VREF,運(yùn)放負(fù)端接反饋電壓。
圖5 線性電源的基本運(yùn)行原理
以上幾種線性電源，由于基本結(jié)構(gòu)的差異，其導(dǎo)通晶體管的驅(qū)動(dòng)電流有很大區(qū)別，如果我們定義其為IGND,則發(fā)現(xiàn)LDO的驅(qū)動(dòng)電流最大，考慮三極管的beta增益為15-20的話，驅(qū)動(dòng)電流可達(dá)7%輸出電流，而NPN達(dá)令頓導(dǎo)通晶體管線性電源的驅(qū)動(dòng)電流非常小，可以達(dá)到幾個(gè)毫安，這一點(diǎn)對(duì)減小其自身損耗有很大幫助。
另外一個(gè)非常重要的區(qū)別是輸出穩(wěn)定性，NPN導(dǎo)通晶體管線性電源，基本上不需要外部電容就可以保持無條件穩(wěn)定運(yùn)行，而LDO一般是必須要有外部電容去降低其帶寬，并產(chǎn)生相位提升的。而Quasi-LDO需要一定電容就可以輕松的達(dá)到穩(wěn)定。
鑒于此，我們接下來就重點(diǎn)分析一下應(yīng)用最廣泛的LDO的穩(wěn)定性問題。
二.LDO的環(huán)路穩(wěn)定性分析
關(guān)于穩(wěn)定性判據(jù)的基本分析及原理，參考我的前述文章，閉環(huán)穩(wěn)定性判據(jù)的探討，這里我們僅僅針對(duì)LDO的零極點(diǎn)做一個(gè)基本的分析。
根據(jù)LDO的基本結(jié)構(gòu)，其同樣是一個(gè)負(fù)反饋，所以其穩(wěn)定性判斷的標(biāo)準(zhǔn)和DC/DC電源類似，都需要整個(gè)環(huán)路的相位偏移在0db穿越時(shí)，小于180C,也就是說，其整個(gè)環(huán)路相位需要離-180C有一定裕量（假設(shè)初始相位為0）。
由于LDO的內(nèi)部PNP晶體管接為共發(fā)射極，所以其輸出阻抗非常高，那么就不得不考慮負(fù)載和輸出電容形成的低頻極點(diǎn)的影響。
圖6 典型LDO的內(nèi)部含積分器的原理框圖
典型的LDO的內(nèi)部原理框圖，如圖6所示。接下來我們來分析一下LDO結(jié)構(gòu)的零極點(diǎn)分布,此處，我們假定輸出電容的ESR為0，暫時(shí)不考慮這個(gè)因素。
圖7 未經(jīng)外部補(bǔ)償?shù)腖DO的Bode圖
對(duì)于一個(gè)未經(jīng)外部補(bǔ)償?shù)?/span>LDO的Bode圖，如圖7所示，假設(shè)其DC增益為80db。LDO的基本條件我們定義如下，負(fù)載滿載為50mA，輸出為5V,在滿載條件下，其負(fù)載和輸出電容形成的極點(diǎn)PL如下圖8計(jì)算，為159Hz。
圖8 LDO的負(fù)載極點(diǎn)計(jì)算示例
另外，內(nèi)部有一個(gè)積分補(bǔ)償器P1，極點(diǎn)頻率在1k左右，LDO的功率級(jí)由于輸出阻抗比較高，所以形成一個(gè)相對(duì)高頻的極點(diǎn)，大約在500k，稱之為Ppwr，從上述Bode圖上看，由于兩個(gè)低頻極點(diǎn)使得在穿越頻率處，大約40k附近，讓相移達(dá)到了180C,所以它是不穩(wěn)定的一個(gè)LDO環(huán)路。所以它需要一定的環(huán)路補(bǔ)償，來達(dá)到穩(wěn)定。
三.LDO的環(huán)路補(bǔ)償
大多數(shù)LDO都需要加輸出電容，所以輸出電容的ESR是一個(gè)天然可以用于補(bǔ)償環(huán)路的器件，因?yàn)檩敵鲭娙莺推?/span>ESR會(huì)形成一個(gè)零點(diǎn)，如圖9所示。
圖9 輸出電容電路模型
輸出電容ESR零點(diǎn)頻率如下式可得，
圖10 增加ESR補(bǔ)償后的Bode圖
從圖10中的補(bǔ)償后的LDO的環(huán)路Bode圖來看，合適的ESR零點(diǎn)的增加，使得帶寬及相位進(jìn)一步增加，圖中顯示帶寬從40k增加到100k，由于高頻的500k極點(diǎn)頻率較高，對(duì)相位的衰減影響不大，所以在100k的穿越頻率時(shí)，相位裕量大致為70C.從以上示例，可以看出合適的ESR零點(diǎn)頻率，可以很好得補(bǔ)償LDO的環(huán)路。
圖11 典型LDO允許的輸出電容ESR范圍
雖然ESR可以很好的補(bǔ)償LDO環(huán)路，但是需要適合的零點(diǎn)頻率來補(bǔ)償，因此要注意ESR是否合適，規(guī)格書一般會(huì)給出ESR的選擇范圍，如圖11所示，是一個(gè)示例（或者給出推薦得ESR范圍），后面我們會(huì)通過仿真來驗(yàn)證ESR對(duì)環(huán)路穩(wěn)定性的影響。
一般來說，當(dāng)使用較大的ESR之后，轉(zhuǎn)折頻率會(huì)降低，提前將相位及帶寬提高，帶寬超過功率級(jí)極點(diǎn)后，可能導(dǎo)致相位被衰減而震蕩，這一點(diǎn)需要注意。
圖12 大ESR補(bǔ)償導(dǎo)致的相位裕量不足
從圖10來看，用超過10ohm的ESR補(bǔ)償，導(dǎo)致帶寬升到1M以上,功率級(jí)極點(diǎn)的作用讓相位有了接近80C的衰減，所以只剩下10多度的相位裕量，這會(huì)產(chǎn)生環(huán)路震蕩。
如果通過一個(gè)很小的ESR為50mohm去補(bǔ)償，那么ESR零點(diǎn)頻率會(huì)變得很高，可能會(huì)高于帶寬頻率40k，那么這時(shí)候ESR零點(diǎn)提升相位的效果就很小了，如圖13所示，
圖13 較小ESR導(dǎo)致零點(diǎn)對(duì)于環(huán)路補(bǔ)償無效
圖13中，ESR零點(diǎn)遠(yuǎn)高于帶寬40k，所以零點(diǎn)提升相位的效果對(duì)于穿越頻率處的相位提升沒什么作用，環(huán)路依然是不穩(wěn)定的，因?yàn)榈皖l的兩個(gè)極點(diǎn)導(dǎo)致相位偏移180C,相位裕量接近為0,所以建議選擇電容的ESR時(shí)，一定要讓零點(diǎn)頻率在帶寬之前，增益穿越0db之前，提前提高相位。
四．基于環(huán)路補(bǔ)償考慮的輸出電容的選擇
一般來說，固態(tài)鉭電容的ESR大小會(huì)比較適合，并且溫度特性很好。電解電容的ESR在低溫下會(huì)以指數(shù)曲線增大，所以不適合LDO的補(bǔ)償，如果是MLCC的話，ESR會(huì)非常小，只有幾個(gè)mohm，需要注意所使用的LDO是否支持MLCC等小ESR應(yīng)用。如果支持MLCC應(yīng)用，那么其芯片內(nèi)部應(yīng)該包含了一個(gè)零點(diǎn)頻率，用于補(bǔ)償環(huán)路，此時(shí)外部的電容ESR頻率就不能太低，也就是ESR不能太大，否則會(huì)讓帶寬變太高，功率級(jí)極點(diǎn)產(chǎn)生足夠的相位偏移而導(dǎo)致震蕩。
圖14 MIC5235的輸出電容要求
以MIC5235這個(gè)典型的24V耐壓的LDO來看，如圖14所示，它既可以支持MLCC，也可以支持鉭電容，二者都可以讓LDO穩(wěn)定。
圖15 MIC5235的輸出電容及ESR要求
從圖15來看，MIC5235需要至少2.2u輸出電容才能讓它穩(wěn)定，另外，它指出這個(gè)芯片穩(wěn)定性已經(jīng)基于MLCC這種低ESR電容優(yōu)化過，所以它限制了ESR不能過高，否則會(huì)導(dǎo)致高頻振蕩，這個(gè)限制最大的ESR為3ohm。同時(shí)它也指出，建議選擇溫度系數(shù)較好的X7R類型的MLCC會(huì)更利于全溫度范圍的穩(wěn)定。
圖16 MIC29302的輸出電容要求
一個(gè)輸入耐壓60V,輸出電流3A的LDO,MIC29302,其輸出電容的要求如圖16所示，由此可以看出，這個(gè)LDO需要一個(gè)輸出電容才能維持輸出電壓穩(wěn)定。它并不需要太小的ESR，一旦用很小的ESR的MLCC電容還可能會(huì)導(dǎo)致震蕩。所以，非常推薦ESR適合的鉭電容。
五.適用于MLCC的LDO的環(huán)路仿真
接下來，我們用仿真的方式，驗(yàn)證輸出電容的不同參數(shù)，對(duì)相位裕量及帶寬的影響。我們首先看一下對(duì)MLCC輸出電容優(yōu)化過的LDO,如MIC5235這個(gè)器件。
圖17 可使用MLCC電容的MIC5235的Loop仿真原理圖
輸入電壓按照12V,輸出電壓由分壓電阻及1.24V基準(zhǔn)設(shè)置為9V,采用2.2uF的輸出電容，ESR電阻為5mohm，負(fù)載電流為150mA。
圖18 MIC5235輸出電容ESR為5mohm時(shí)的環(huán)路Bode
由圖18的環(huán)路Bode圖來看，其穿越頻率為40k，相位裕量為57C,在5mohm的ESR下是非常穩(wěn)定的一個(gè)環(huán)路。
圖19 MIC5235輸出電容ESR為5mohm時(shí)的零極點(diǎn)計(jì)算
此時(shí)通過計(jì)算零極點(diǎn)，得知負(fù)載極點(diǎn)在1.2k，ESR零點(diǎn)在14M以上，基本上不影響環(huán)路特性。
當(dāng)輸出電容ESR極小時(shí)，如降為1mohm，仿真結(jié)果如圖20所示，
圖20 MIC5235輸出電容ESR為1mohm時(shí)的環(huán)路Bode
從圖20所示的Bode來看，輸出電容ESR變得非常低時(shí)，ESR零點(diǎn)對(duì)環(huán)路基本沒有影響，它在高頻段1M以上，從原始狀態(tài)的相位曲線可以看到相位由于ESR零點(diǎn)有提升，但是降低ESR后這個(gè)相位提升點(diǎn)會(huì)變到更高頻（在圖示上看不到）。
圖21 MIC5235輸出電容ESR為1mohm時(shí)的零極點(diǎn)計(jì)算
從圖21計(jì)算可知，電容ESR為1mohm時(shí)，零點(diǎn)ESR頻率為非常高頻處，大約超過70M,對(duì)環(huán)路沒什么影響。
圖22 MIC5235的ESR變大到3ohm時(shí)的Bode
以5mohm的ESR 對(duì)應(yīng)的Bode圖為參考，從圖22仿真結(jié)果來看，ESR變大到3ohm后，發(fā)現(xiàn)ESR零點(diǎn)提前起作用，讓帶寬及相位提前提升，導(dǎo)致帶寬為114k，相位裕量為94C,環(huán)路變得更穩(wěn)定。
圖23 MIC5235輸出電容ESR為3ohm時(shí)的零極點(diǎn)計(jì)算
從零極點(diǎn)計(jì)算結(jié)果來看，ESR零點(diǎn)為24k，負(fù)載極點(diǎn)不變，還是1.2k,則ESR零點(diǎn)對(duì)提升相位和帶寬有幫助。
圖24 MIC5235的ESR變大到10ohm時(shí)的Bode
以5mohm ESR對(duì)應(yīng)的環(huán)路曲線為參考，從圖24仿真結(jié)果來看，ESR變大到10ohm后，發(fā)現(xiàn)ESR零點(diǎn)提前起作用，讓帶寬及相位提前提升，導(dǎo)致帶寬為305k，相位裕量為60C,相比3ohm時(shí)有所降低，可以看出高頻功率極極點(diǎn)的作用，讓相位有了衰減，所以要適當(dāng)注意輸出電容的ESR選擇。
圖25 MIC5235輸出電容ESR為10ohm時(shí)的零極點(diǎn)計(jì)算
從零極點(diǎn)計(jì)算結(jié)果來看，ESR零點(diǎn)為7.2k，負(fù)載極點(diǎn)不變，還是1.2k,則ESR零點(diǎn)對(duì)提升相位和帶寬還是有幫助，但是導(dǎo)致帶寬很高，相位受到高頻功率級(jí)極點(diǎn)影響而衰減。
六.不推薦MLCC的LDO的環(huán)路仿真
上述MIC29302是一個(gè)不推薦使用MLCC等低ESR電容的LDO，接下來我們看一下其ESR對(duì)環(huán)路的影響。
圖26 MIC29302的輸出分壓電阻設(shè)置
由于MIC29302需要最小負(fù)載電流，如圖27所示，所以可以適當(dāng)減小分壓電阻的阻值以滿足空載時(shí)的需要，讓它穩(wěn)定。
圖27 MIC29302最小負(fù)載電流要求
從圖27可知，最小負(fù)載電流為7mA，當(dāng)我們設(shè)置輸出電壓為3.3V時(shí)，可以按照?qǐng)D28所示的分壓電阻，可以滿足10mA最小負(fù)載電流。
圖28 MIC29302環(huán)路仿真電路
圖29 當(dāng)ESR為500mohm時(shí)MIC29302的環(huán)路Bode
當(dāng)輸出ESR為500mohm時(shí)，仿真相位裕量為67C,帶寬為72k，非常穩(wěn)定，低頻下負(fù)載極點(diǎn)和主極點(diǎn)的作用下的180C相移，通過ESR零點(diǎn)相位得到了有效提升。從計(jì)算結(jié)果來看，如圖30，可知負(fù)載極點(diǎn)為1.59k，ESR零點(diǎn)為32k。
圖30 ESR為500mohm時(shí)零極點(diǎn)計(jì)算
圖31 當(dāng)ESR為5mohm時(shí)MIC29302的環(huán)路Bode
以500mohm的ESR為基準(zhǔn)，當(dāng)減小輸出電容ESR為5mohm時(shí)，這是一個(gè)MLCC的典型的ESR，此時(shí)通過仿真波形來看，ESR零點(diǎn)作用頻率到了高頻段，所以低頻下負(fù)載極點(diǎn)和主極點(diǎn)的相位滯后180C,無法通過ESR零點(diǎn)提升，帶寬47k，相位裕量變得非常小，只有3C,非常不穩(wěn)定。由計(jì)算零極點(diǎn)的結(jié)果可知，負(fù)載極點(diǎn)在1.59k不變，但是ESR零點(diǎn)在3.2M的高頻處，對(duì)補(bǔ)償相位沒什么用處。
圖32 ESR為5mohm時(shí)零極點(diǎn)計(jì)算
圖33 當(dāng)ESR為50mohm時(shí)MIC29302的環(huán)路Bode
還是以500mohm的ESR仿真結(jié)果作為基準(zhǔn)，測試當(dāng)ESR變?yōu)?/span>50mohm時(shí)的情況，發(fā)現(xiàn)此時(shí)ESR頻率提升相位的效果還是有限，帶寬為47k，相位裕量還是只有10C,顯然不穩(wěn)定。
圖34 ESR為50mohm時(shí)零極點(diǎn)計(jì)算
由計(jì)算結(jié)果可知，負(fù)載零點(diǎn)在1.59k不變，但是ESR零點(diǎn)在318k，還是處于高頻處，對(duì)補(bǔ)償相位用處不大。
圖35 當(dāng)ESR為5ohm時(shí)MIC29302的環(huán)路Bode
還是以500mohm的ESR時(shí)環(huán)路Bode圖仿真結(jié)果作為基準(zhǔn)，測試當(dāng)ESR變?yōu)?/span>5ohm時(shí)的情況，發(fā)現(xiàn)此時(shí)ESR頻率提升相位更早，帶寬提升為453k，相位裕量為75C,非常穩(wěn)定。
圖36 ESR為5ohm時(shí)零極點(diǎn)計(jì)算
由計(jì)算結(jié)果可知，負(fù)載極點(diǎn)在1.59k不變，但是ESR零點(diǎn)在3.18k，處于比較低頻之處，對(duì)補(bǔ)償相位很有用，此時(shí)帶寬相對(duì)較高。
另外，前饋電容也可以給系統(tǒng)帶來一個(gè)零點(diǎn)和一個(gè)高頻極點(diǎn)，因此對(duì)環(huán)路穩(wěn)定性提升也有幫助，由于篇幅關(guān)系，本文暫時(shí)不做探討。
總結(jié)，通過介紹線性電源的種類及其優(yōu)缺點(diǎn)，進(jìn)一步分析了LDO的環(huán)路零極點(diǎn)分布及影響，最后通過仿真的方式驗(yàn)證了輸出電容ESR對(duì)環(huán)路的穩(wěn)定性的影響，期望對(duì)實(shí)際應(yīng)用LDO電路的讀者穩(wěn)定性調(diào)試有一定的幫助。
參考文獻(xiàn)：
AN-1482 LDO Regulator Stability Using Ceramic Output Capacitors
AN-1148 Linear Regulators: Theory of Operation and Compensation