LTspice 教程解釋了有兩種不同類型的 SPICE 模型：由簡(jiǎn)單的 .MODEL 語句定義的和由更復(fù)雜的 .SUBCKT 語句定義的。.MODEL 語句定義了簡(jiǎn)單的組件，例如二極管、晶體管、MOSFET 等，其中包含 SPICE 程序編寫者提供給我們的預(yù)定義特性列表。運(yùn)算放大器、比較器等更深?yuàn)W的組件由更通用的 .SUBCKT 模型定義。

最初創(chuàng)建 SPICE（不是 LTspice）時(shí)，程序員為用戶提供了特定數(shù)量的特性來定義某些組件。對(duì)于 MOSFET，這包括柵極源極開啟電壓、跨導(dǎo)、柵極電阻、源極和漏極連接等。這些被稱為 1 級(jí)參數(shù)并定義了 MOSFET 最重要的參數(shù)。在后來的幾年里，MOSFET 制造商希望進(jìn)一步表征他們的 MOSFET，而不受 SPICE 作者提供給他們的固定參數(shù)列表的限制。因此，他們轉(zhuǎn)向 .SUBCKT 定義以允許他們擴(kuò)展參數(shù)列表。這些被稱為 2 級(jí)和 3 級(jí)參數(shù)，描述了 MOSFET 的原始 SPICE 定義中未定義的 MOSFET 特性。然而，為了使模型更加復(fù)雜，他們減慢了 MOSFET 的仿真時(shí)間。

因此，LTspice 使用更簡(jiǎn)單的 .MODEL 語句來定義 MOSFET 的特性。如果使用第 3 方 MOSFET 模型導(dǎo)致仿真性能非常慢，這可能是因?yàn)樵撃Ｐ褪鞘褂?.SUBCKT 模型定義的，并且包含許多在了解電路性能時(shí)不需要的參數(shù)。

要?jiǎng)?chuàng)建給定 MOSFET 的 LTspice 模型，您需要原始數(shù)據(jù)表和該 MOSFET 的 pSPICE 模型。 

在 LTspice 中定義 MOSFET 所需的參數(shù)如下：

Rg 柵極歐姆電阻 Rd 漏極歐姆電阻（這不是 RDSon，而是鍵合線的電阻） Rs 源極歐姆電阻。 Vto 零偏置閾值電壓。 Kp – 跨導(dǎo)系數(shù) Lambda 漏電流隨 Vds 的變化 Cgdmax 最大柵漏電容。 Cgdmin 最小柵漏電容。 Cgs 柵極到源極電容。 Cjo 寄生二極管電容。 是寄生二極管飽和電流。 Rb 體二極管電阻。

Rg、Rd 和 Rs 是將管芯連接到封裝的鍵合線的電阻。

Vto 是 MOSFET 的開啟電壓。

Kp 是 MOSFET 的跨導(dǎo)。這決定了在給定柵源電壓下流過的漏電流。

Lambda 是漏極電流隨漏源電壓的變化，與 Kp 一起用于確定 RDSon。

Cgdmax 和 Cgdmin 是柵極漏極電容的最小值和最大值，通常在 MOSFET 數(shù)據(jù)表中以 Crss 表示。電容器的電容與其極板之間的距離成反比。當(dāng)MOSFET導(dǎo)通時(shí)，柵極與漏極導(dǎo)電溝道的距離等于絕緣柵氧化層的厚度（較小），因此柵極漏極電容較高。當(dāng) MOSFET 關(guān)斷時(shí)，柵漏區(qū)較大，使得柵漏電容較低。這可以在Crss的圖上看到。

Cgs 是柵源電容。盡管它會(huì)隨柵源電壓而略有變化，但 LTspice 假定它是恒定的。

Is 是寄生體二極管飽和電流。

Rb 是體二極管的串聯(lián)電阻。

Fairchild FDS6680A MOSFET 在 LTspice 中被定義為

.model FDS6680A VDMOS(Rg=3 Rd=5m Rs=1m Vto=2.2 Kp=63 Cgdmax=2n Cgdmin=1n Cgs=1.9n Cjo=1n Is=2.3p Rb=6m mfg=Fairchild Vds=30 Ron=15m Qg =27n)

注意：LTspice 實(shí)際上忽略了特性 Vds、Ron 和 Qg。添加這些只是為了幫助用戶比較 MOSFET。

因此，一個(gè)示例模板 MOSFET 模型是

.model XXXX VDMOS(Rg= Rd=5 Rs=1 Vto= Kp= Cgdmax= Cgdmin= Cgs= Cjo= Is= Rb= )

我們現(xiàn)在將為 Vishay 的 SUM75N06 和 SUM110N04 低導(dǎo)通電阻 MOSFET 構(gòu)建 MOSFET 模型

SUM75N06 數(shù)據(jù)表         原裝 SUM75N06 型號(hào) 

SUM110N04 數(shù)據(jù)表         原裝 SUM110N04 型號(hào)

SUM75N06 具有中等偏低的導(dǎo)通電阻和中等偏低的 Qg，因此適合作為同步降壓轉(zhuǎn)換器中的頂級(jí) FET。SUM110N04 具有高 Qg 但導(dǎo)通電阻較低，因此適合作為同步降壓轉(zhuǎn)換器中的底部 FET（參見 降壓轉(zhuǎn)換器設(shè)計(jì)）。

最終的 SPICE 模型可以在這里下載： SUM75N06 LTspice 模型

最終的 SPICE 模型可以在這里下載： SUM110N04 LTspice 模型

然后可以使用這些測(cè)試夾具測(cè)試 SPICE 模型：

RDSon 測(cè)試治具（文末下載）

要測(cè)試 MOSFET 的 RDSON，請(qǐng)將模型導(dǎo)入 LTspice 測(cè)試電路。查看數(shù)據(jù)表以了解 RDSOn 是如何測(cè)試的。它將以一定的柵源電壓和一定的漏電流為特征。

運(yùn)行模擬。探測(cè)漏極電壓。探測(cè)漏電流。編輯 Drain current 圖標(biāo)以讀取V(drain)/Id(M1)。這會(huì)將軸之一更改為讀取導(dǎo)通電阻。您可能需要稍微更改參數(shù) Kp 以匹配數(shù)據(jù)表性能。

開關(guān)時(shí)間測(cè)試治具（文末下載）

要測(cè)試 MOSFET 的開關(guān)時(shí)間，請(qǐng)將模型導(dǎo)入 LTspice 測(cè)試電路。檢查數(shù)據(jù)表以了解如何測(cè)試開關(guān)時(shí)間。它們將具有特定的柵極驅(qū)動(dòng)電壓、柵極驅(qū)動(dòng)電阻和漏極電壓，并且響應(yīng)時(shí)間將在漏極電流斜升至特定水平時(shí)表征。

運(yùn)行模擬。探測(cè)柵極電壓。探測(cè)漏電流。放大柵極/漏極波形的上升沿。左鍵單擊 Drain current 軸并重新調(diào)整軸以稍微測(cè)量當(dāng)前所需的漏極電流。現(xiàn)在可以測(cè)量時(shí)間。上升時(shí)間通常在所需電壓擺幅的 10% 至 90% 上測(cè)量。您可能需要稍微更改模型電容以滿足數(shù)據(jù)表性能。