在電源的應用中，我想Buck Converter 應該是我們接觸到最多的電源拓撲；也是我們理解其他電源拓撲的基礎，那么我們在完成DC-DC Buck電源設計后，一般工程師們會比較關注其電壓精度、帶載的能力、電源效率；這幾個常用參數，很少的去測試、關注SW處的波形，只有當出現問題或者進行EMC測試的時候，才去關注SW處的過沖、高頻噪聲這些問題。

那么下面介紹一下在DC-DC Buck電源設計時，經常在SW處預留的RC的作用以及計算方式。

根據上圖：我們知道在PCB Layout的時候，上MOS管 SWH和下MOS管SWL之間或多或少存在寄生參數，如：寄生電感LP1、LP2，MOS管及走線的寄生電容總會CP1、CP2；當MOS進行開關動作時由于存在寄生參數，那么就會產生高頻諧振、過沖。如下圖：

那么以前我們只會根據經驗先放R=2~10ohm C=47-470pF；再測試，不合適再換一組，多換幾次總是能找到合適的。但是最終我們還是不知道，為什么這組RC值可以；或者是不是還能再優化；或者說下次不同的PCB Layout參數不同的寄生參數后，這組RC值還能不能行?

那當我們弄清楚為什么會產生這個振鈴/過沖后，我們是通過估算得到合適的RC，雖然可能得到的RC值也是和你經驗值差不多。但是我們以后就知道為什么要加RC、這些參數怎么算出來的。

下面我們正式開始計算步驟：

（1）在沒有加任何器件的時候使用最小環路測試SW的波形，測試振鈴頻率fr，比如fr=217.4MHz

 Lp、Cp為寄生參數：就是產生振鈴的元兇。 

（2）在SW 和GND之間只焊接CP0=680pF電容，【主要是用于計算寄生電容Cp】再測試一次SW，如fr1=108.7MHz，如下圖：

（3）通過fr、fr1，就能求解寄生電容Cpz：

如果fr1剛好是fr的一半：Cpz=Cp0/3; 得到Cpz后，再代入fr中，求出Lp。

（4）得到諧振的特征阻抗Z；那么RC中的R值，就知道了，需要選擇R大于等于Z。

（5）選擇C的容值為1-4倍的Cpz.

最后，我們還要知道，放置RC緩沖是會降低一點點功耗的，估算計算公式：

C為選擇的電容，Vin為輸入電壓，fsw為開關頻率。