12月28日，阿里達(dá)摩院發(fā)表了2021十大科技趨勢(shì)，令業(yè)內(nèi)歡欣鼓舞的是“以氮化鎵、碳化硅為代表的第三代半導(dǎo)體迎來(lái)應(yīng)用大爆發(fā)”列為十大之首。

碳化硅MOSFET在光伏、充電、新能源汽車(chē)等應(yīng)用領(lǐng)域優(yōu)于IGBT的卓越性能不用質(zhì)疑。但與此同時(shí)，因其材料、結(jié)構(gòu)的特殊性，碳化硅MOSFET的可靠性與壽命也一直是工程師們關(guān)注與討論的熱點(diǎn)。

跨年8期連載，我們以白皮書(shū)的形式介紹碳化硅MOSFET柵極氧化層可靠性，交流和直流偏壓溫度不穩(wěn)定性，體二極管退化，抗短路和宇宙射線能力，產(chǎn)品標(biāo)準(zhǔn)和汽車(chē)級(jí)認(rèn)證等8大話題，全文3萬(wàn)多字。

《工業(yè)級(jí)SiC MOSFET的柵極氧化層可靠性——失效率和壽命》

英飛凌基于CoolSiC™溝槽柵的碳化硅功率MOSFET，憑借杰出的系統(tǒng)性能，在功率轉(zhuǎn)換開(kāi)關(guān)器件的優(yōu)值系數(shù)（FOM）值上取得了巨大改進(jìn)。這能給許多應(yīng)用帶來(lái)更高的效率和功率密度，以及更低的系統(tǒng)成本。該技術(shù)也可為創(chuàng)造更多新應(yīng)用和新拓?fù)鋷?lái)可能。

SiC能作為功率器件原材料的原因之一是，它能借用硅器件的許多著名概念和工藝技術(shù)，其中包括基本的器件設(shè)計(jì)，如垂直型肖特基二極管或垂直型功率MOSFET（對(duì)JFET和BJT進(jìn)行一些改進(jìn)后獲得的替代結(jié)構(gòu)）。因此，用于驗(yàn)證硅器件長(zhǎng)期穩(wěn)定性的許多方法可以直接用到SiC上。但更深入的分析表明，基于SiC的器件還需要進(jìn)行一些不同于Si器件的額外可靠性試驗(yàn)，原因包括：

材料本身及其具有的特定缺陷結(jié)構(gòu)、各向異性、機(jī)械性能和熱性能等

更大的帶隙及其對(duì)MOS器件的界面陷阱密度和動(dòng)力特性的影響

材料本身及外部界面——如器件邊緣（包括新邊緣端設(shè)計(jì)）——最多增強(qiáng)10倍左右的運(yùn)行電場(chǎng)，以及這對(duì)氧化層壽命的影響

高壓運(yùn)行（VDS>1000V）與快速開(kāi)關(guān)（>50V/ns）相結(jié)合的新運(yùn)行模式

以下章節(jié)將詳細(xì)講解這些內(nèi)容。

SiC MOSFET的柵極氧化層可靠性簡(jiǎn)介

大量的柵極氧化層早期失效多年來(lái)一直在阻礙SiC MOSFET的商業(yè)化進(jìn)程，并引發(fā)出對(duì)SiC MOS開(kāi)關(guān)能否像Si技術(shù)一樣可靠的懷疑。過(guò)去十年里，SiC技術(shù)已發(fā)展得基本成熟，SiC MOS器件的柵極氧化層可靠性已逐步取得改進(jìn)。這為它們成功地進(jìn)入大眾市場(chǎng)打開(kāi)了大門(mén)。

在柵極氧化層可靠性領(lǐng)域，可以重復(fù)使用Si技術(shù)的許多專(zhuān)業(yè)知識(shí)。例如，事實(shí)表明，SiC器件上的SiO2的物理?yè)舸﹫?chǎng)強(qiáng)與Si器件上的SiO2相似（即使不相同）。這意味著，在SiC上制取的SiO2的整體擊穿穩(wěn)定性與在Si上制取的SiO2一樣好。SiC MOSFET的柵極氧化層可靠性之所以不如Si MOSFET，是由“外在”的缺陷導(dǎo)致的。外在的缺陷是指柵極氧化層發(fā)生細(xì)微的變形，致使局部氧化層變薄，如圖1所示。

圖1. SiO2的外在缺陷示意圖。外在缺陷可以是由氧化層變形（因?yàn)镋PI或襯底缺陷）等原因?qū)е碌奈锢硌趸瘜幼儽。部梢允怯山殡妶?chǎng)強(qiáng)降低（因?yàn)楹薪饘匐s質(zhì)、顆粒或孔隙）導(dǎo)致的電氣氧化層變薄。

有些變形可能源自于EPI或襯底缺陷、金屬雜質(zhì)、顆粒，或在器件制造過(guò)程中摻入到柵極氧化層中的其他外來(lái)雜質(zhì)。

SiC MOSFET柵極氧化層可靠性篩查的基本方面

結(jié)束流片時(shí)，因?yàn)榫哂懈髷?shù)量的雜質(zhì)缺陷，在SiC上制取的柵極氧化層通常擁有更高的早期失效概率，如圖2所示。

圖2. 氧化層厚度和面積相同的SiC MOSFET和Si MOSFET的外在和內(nèi)在韋伯（Weibull）分布的示意圖。F是指累積失效概率，t是指時(shí)間。由于電氣缺陷密度更高，SiC MOSFET的柵極氧化層的外在缺陷密度高出3-4個(gè)數(shù)量級(jí)。芯片壽命是指器件在正常使用條件下在應(yīng)用中必須正常工作的時(shí)間。

為了讓SiC MOSFET和Si器件一樣可靠，在處理時(shí)必須最大限度降低柵極氧化層缺陷密度。此外，必須開(kāi)發(fā)創(chuàng)新的篩查技術(shù)——例如通過(guò)電氣終端測(cè)試，以識(shí)別并剔除可能有缺陷的器件。在終測(cè)中篩選有缺陷的器件，通常需要對(duì)每個(gè)器件施加預(yù)定幅值和時(shí)間的高柵極電壓應(yīng)力脈沖。該應(yīng)力脈沖可用于識(shí)別出具有關(guān)鍵外部缺陷的器件，留下沒(méi)有外部缺陷的、或只存在非關(guān)鍵外部缺陷的器件。在篩查中留下來(lái)的剩余器件具有明顯更高的柵極氧化層可靠性。

要想實(shí)現(xiàn)快速高效的柵極電壓篩查，必須具備的一個(gè)條件是，柵極氧化層應(yīng)比達(dá)到固有的壽命目標(biāo)通常所需的氧化層厚很多。柵極氧化層越厚，越能使用比器件典型應(yīng)用電壓高很多的篩查電壓，同時(shí)保證不損壞能通過(guò)篩查試驗(yàn)的無(wú)缺陷器件。篩查電壓與應(yīng)用電壓之比越大，電氣篩查效率越高。通過(guò)在終測(cè)中剔除有缺陷的器件，客戶面臨的潛在可靠性問(wèn)題就能被器件制造商遭受的微小良率損失所取代。通過(guò)我們篩查試驗(yàn)的SiC MOSFET顯示出與Si MOSFET或IGBT同樣優(yōu)異的柵極氧化層可靠性。

柵極氧化層更厚的缺點(diǎn)是，MOS溝道電阻略高。MOS溝道電阻與柵極氧化層厚度成正比，可以在總導(dǎo)通電阻中占據(jù)很大的比例，尤其是對(duì)于電壓等級(jí)較低的、漂移區(qū)電阻相對(duì)較小的器件而言。畢竟，高篩查效率以及SiC MOSFET優(yōu)異的柵極氧化層可靠性并不完全是輕易得到的，而是以導(dǎo)通電阻略微增大為代價(jià)的。雖然難以避免這種在可靠性與性能之間進(jìn)行折中的設(shè)計(jì)，但或許可以利用導(dǎo)通電阻和柵極氧化層可靠性與柵極氧化層厚度的相關(guān)性不同的這一事實(shí)。

雖然柵極氧化層的可靠性隨氧化層厚度的增加而呈指數(shù)級(jí)提高，但導(dǎo)通電阻僅呈線性增加。在漂移區(qū)電阻更為突出的高溫條件下，性能損失相對(duì)而言反倒更小。總而言之，使用較厚的柵極氧化層，只需犧牲一丁點(diǎn)兒性能，就能換取可靠性的大幅提高。英飛凌從一開(kāi)始就決定使用溝槽式的MOSFET技術(shù)。這是因?yàn)闇喜凼狡骷c氧化層更厚的平面式器件相比，在MOSFET處于通態(tài)時(shí)柵極氧化層上電場(chǎng)強(qiáng)度較小且溝道電導(dǎo)率明顯更高。

經(jīng)典的老化試驗(yàn)可以替代在高篩查電壓和室溫下進(jìn)行的柵極電壓篩查，但它并不是很有吸引力。在老化過(guò)程中，器件通常需要承受更長(zhǎng)時(shí)間的較低柵極電壓和高溫工況。這種方法有幾個(gè)缺點(diǎn)：老化過(guò)程耗時(shí)耗錢(qián)，并可能導(dǎo)致閾值電壓和導(dǎo)通電阻因?yàn)闁艠O長(zhǎng)時(shí)間地承受高偏壓和高溫應(yīng)力而發(fā)生嚴(yán)重漂移，進(jìn)而引起所謂的偏壓溫度不穩(wěn)定性。

用于外部柵極氧化層可靠性評(píng)價(jià)的應(yīng)力試驗(yàn)

為能可靠地預(yù)測(cè)器件在正常運(yùn)行工況下的失效概率，必須開(kāi)展應(yīng)力試驗(yàn)來(lái)探究導(dǎo)致器件出故障的早期失效機(jī)理。旨在探究氧化層磨損機(jī)理的應(yīng)力試驗(yàn)——比如通常只在少量樣品上進(jìn)行的加速經(jīng)時(shí)擊穿（TDDB）試驗(yàn)，并不適合用于研究在芯片典型壽命內(nèi)和器件正常運(yùn)行（電壓、溫度）期間可能發(fā)生的故障。為了克服這個(gè)問(wèn)題，英飛凌開(kāi)發(fā)出兩種不同的應(yīng)力試驗(yàn)方法來(lái)驗(yàn)證所有器件的篩查結(jié)果乃至柵極氧化層可靠性。

1. 馬拉松應(yīng)力試驗(yàn)

研究外在失效的常用方法之一是，給器件施加盡可能接近現(xiàn)實(shí)世界應(yīng)用條件的應(yīng)力，同時(shí)測(cè)試大量的樣品。之所以要求測(cè)試大量樣品，是因?yàn)樵诮?jīng)過(guò)電氣篩查之后，外在失效發(fā)生的概率通常極低。為此，我們開(kāi)發(fā)出一種新的試驗(yàn)方法，它就是我們所稱的“馬拉松應(yīng)力試驗(yàn)”。該試驗(yàn)是給數(shù)以千計(jì)的器件同時(shí)施加位于接近運(yùn)行條件和類(lèi)似于典型老化條件的參數(shù)區(qū)間內(nèi)的應(yīng)力。但與老化試驗(yàn)不同的是，我們施加應(yīng)力的時(shí)間長(zhǎng)很多（100天），以增加發(fā)現(xiàn)外在失效的概率。為了解決馬拉松應(yīng)力試驗(yàn)對(duì)于大樣品量的需求，我們開(kāi)發(fā)出一種專(zhuān)門(mén)的試驗(yàn)系統(tǒng)，它能讓我們將許多器件放在一個(gè)封裝里，將許多封裝放在一個(gè)應(yīng)力板上，再將多個(gè)應(yīng)力板同時(shí)放進(jìn)一個(gè)烘箱里。然后再同時(shí)運(yùn)行多個(gè)烘箱。

在案例研究中，我們利用三組通過(guò)電氣篩查的、擁有不同雜質(zhì)缺陷密度的器件樣品，開(kāi)展和運(yùn)行了三次獨(dú)立的馬拉松試驗(yàn)。這三組樣品與器件在開(kāi)發(fā)過(guò)程中取得的進(jìn)展大致對(duì)應(yīng)，即，第一組樣品對(duì)應(yīng)于氧化層形成過(guò)程的初始階段，而第三組樣品代表產(chǎn)品放行前的技術(shù)狀態(tài)。實(shí)驗(yàn)?zāi)康氖潜O(jiān)測(cè)和量化在清洗、流片和電氣篩查等方面實(shí)現(xiàn)的各項(xiàng)改進(jìn)效率。在150°C下保持100天時(shí)，最好的一組（第三組）在VGS=+30V時(shí)每1000個(gè)器件只有1個(gè)失效，而在VGS=+25V和VGS=-15V時(shí)失效器件數(shù)都為零。馬拉松應(yīng)力試驗(yàn)中的失效情況如圖3中的韋伯分布所示。為了得到在運(yùn)行條件下對(duì)應(yīng)的韋伯分布，我們利用線性E模型將VGS=+30V時(shí)的失效時(shí)間換算成VGS=+18V時(shí)的失效時(shí)間。換算結(jié)果顯示在圖3的右上角中。請(qǐng)注意，在30V馬拉松應(yīng)力試驗(yàn)中檢測(cè)出的所有失效器件數(shù)，將會(huì)遠(yuǎn)遠(yuǎn)超出在18V的標(biāo)稱柵極偏壓下和20年的假定產(chǎn)品壽命內(nèi)擁有的失效器件數(shù)。通過(guò)將測(cè)量數(shù)據(jù)外推到假定的最長(zhǎng)運(yùn)行時(shí)間（如20年），即可推斷出一個(gè)生命周期中的失效概率。

圖3.在利用擁有不同外在缺陷密度的、三組不同的SiC溝槽式MOSFET樣品進(jìn)行的馬拉松應(yīng)力試驗(yàn)中，獲得的失效概率的韋伯分布圖。通過(guò)線性e模型，將VGS=30V的過(guò)應(yīng)力條件下的馬拉松試驗(yàn)結(jié)果，換算成VGS=18V的柵極使用電壓下的結(jié)果。對(duì)于F和t，請(qǐng)參閱圖2中的說(shuō)明。

在外推時(shí)，我們假定韋伯斜率參數(shù)β=1。這是一種最先進(jìn)的失效率分析方法，其中，在用篩查法剔除外在失效之后，留下的器件失效概率符合本征失效的韋伯斜率1。總結(jié)馬拉松試驗(yàn)案例研究的最終結(jié)果：三組樣品中有兩組在150°C和18V時(shí)和20年的運(yùn)行時(shí)間內(nèi)都顯示出個(gè)位數(shù)的ppm級(jí)失效概率。這些數(shù)值與成熟的Si技術(shù)是類(lèi)似的。

馬拉松應(yīng)力試驗(yàn)是估計(jì)SiC MOSFET器件在正常運(yùn)行條件下和一個(gè)生命周期中的失效概率的非常有效的方法。但是，該試驗(yàn)需要測(cè)試大量的樣品，并且需要采用非常復(fù)雜的方式進(jìn)行校驗(yàn)。選擇柵極應(yīng)力水平時(shí)，必須使其遠(yuǎn)低于被測(cè)器件的本征擊穿極限，同時(shí)還要足夠苛刻以能在計(jì)劃的試驗(yàn)持續(xù)時(shí)間內(nèi)激發(fā)一些外在失效。要想確定合適的應(yīng)力條件，必須開(kāi)展廣泛的初步調(diào)查，和/或?qū)Ρ粶y(cè)器件具備充分的了解。因?yàn)檫@個(gè)原因，也因?yàn)殚_(kāi)展并行試驗(yàn)需要專(zhuān)門(mén)的試驗(yàn)系統(tǒng)，所以馬拉松應(yīng)力試驗(yàn)主要是被器件制造商用于量化在自家工廠里生產(chǎn)出的SiC MOSFET的可靠性。要想更定性地比較不同廠家的產(chǎn)品的柵極氧化層可靠性，開(kāi)展壽命終期應(yīng)力試驗(yàn)（如“柵極電壓步進(jìn)應(yīng)力試驗(yàn)”）更加方便。

2. 柵極電壓步進(jìn)應(yīng)力試驗(yàn)

該試驗(yàn)是通過(guò)逐步增大柵極應(yīng)力偏壓，在最高允許結(jié)溫（Tj,max）下和設(shè)定的應(yīng)力持續(xù)時(shí)間（tstr）——如24h或168h——內(nèi)，測(cè)試數(shù)量較少的SiC MOSFET器件，如圖4所示。在應(yīng)力水平每上升一個(gè)臺(tái)階后，分別檢測(cè)器件的柵-源極漏電流電平。統(tǒng)計(jì)失效器件數(shù)目，并從分布圖中剔除失效器件。在第一個(gè)應(yīng)力級(jí)差下，器件被施加推薦的柵極使用電壓（VGS,rec）——比如+15V。用同樣的方法在最高允許柵極電壓（VGS,max）下進(jìn)行第二個(gè)應(yīng)力級(jí)差的試驗(yàn)。從這一步開(kāi)始，在每個(gè)應(yīng)力級(jí)差之后將柵極電壓增大+2V（舉例），不斷進(jìn)行試驗(yàn)，直至所有器件都已失效（VGS,EOL）。在試驗(yàn)結(jié)束時(shí)，通過(guò)韋伯統(tǒng)計(jì)數(shù)據(jù)分析失效時(shí)間和失效器件數(shù)。在圖5中給出的示例中，顯示和比較了對(duì)來(lái)自四家不同的SiC MOSFET供應(yīng)商的器件進(jìn)行試驗(yàn)所得到的結(jié)果。從該圖可以看出，在假定運(yùn)行時(shí)間為20年時(shí)，只有M4顯示出擁有足夠失效率的、清晰的本征失效支線，而其它器件（主要是M1）在相對(duì)較小的電場(chǎng)強(qiáng)度下都出現(xiàn)明顯較多的外在失效。

圖4.柵極電壓步進(jìn)應(yīng)力試驗(yàn)。在每個(gè)應(yīng)力試驗(yàn)序列之前和之后，通過(guò)檢測(cè)柵-源極漏電流來(lái)檢查每個(gè)芯片的柵極完整性。這種方法為壽命終期試驗(yàn)。

圖5.利用由四個(gè)不同器件廠家生產(chǎn)的100個(gè)商用的SiC MOSFET器件——其中包括來(lái)自英飛凌的、采用比M1或M3的平面式器件更厚的柵極氧化層的溝槽式器件，進(jìn)行柵極電壓步進(jìn)應(yīng)力試驗(yàn)，獲得的失效概率的韋伯分布圖。其中，空心符號(hào)代表因內(nèi)在原因而被擊穿的器件，實(shí)心符號(hào)代表因外在原因而被擊穿的器件。虛線代表外在失效曲線，直線代表內(nèi)在失效曲線。

結(jié)論 

SiC MOSFET的柵極氧化層可靠性已有大幅提高。但是，由于SiC材料的缺陷密度更大，所以要向“Si標(biāo)準(zhǔn)”——即，個(gè)位數(shù)的ppm級(jí)失效概率——看齊仍然存在挑戰(zhàn)性。本章介紹了SiC MOSFET柵極氧化層可靠性的基本方面，并概述了通過(guò)電氣柵極電壓篩查降低現(xiàn)場(chǎng)失效概率的概念。為了估計(jì)工業(yè)級(jí)SiC溝槽式MOSFET在典型運(yùn)行條件下的最大現(xiàn)場(chǎng)失效概率，我們提出了所謂的馬拉松應(yīng)力試驗(yàn)，它是在接近于運(yùn)行電壓的電壓應(yīng)力下對(duì)大量的器件進(jìn)行測(cè)試。該試驗(yàn)的結(jié)果表明，通過(guò)使用優(yōu)化的器件處理和高效的電氣篩查，可以使工業(yè)級(jí)SiC MOSFET達(dá)到與Si器件相媲美的、優(yōu)異的柵極氧化層可靠性。

為了比較有限數(shù)量的、柵極氧化層性能普遍未知的器件的柵極氧化層可靠性——比如不同廠家生產(chǎn)的商用器件的柵極氧化層可靠性，我們又介紹了一種更為通用的壽命終期應(yīng)力試驗(yàn)。這第二個(gè)試驗(yàn)不能像馬拉松應(yīng)力試驗(yàn)一樣能夠預(yù)測(cè)柵極氧化層可靠性，但更適合用于比較來(lái)自不同廠家的任意SiC MOSFET的可靠性。