任何的EMC及電子電路的可靠性設計疑難雜癥；先分析再設計才是高性價比的設計！
更多設計應用實踐及技術交流；請關注阿杜老師！一鍵三連！
去耦電容的設計
當器件高速開關時，高速器件需要從電源分配網絡吸收瞬態能量。去耦電容也為器件和元件提供一個局部的直流源，這對減小由于電流在板上傳播而產生的尖峰很有作用。
在實際電路設計中，時鐘等周期工作電路器件要進行重點的去耦處理。這是因為這些器件產生的開關能量相對集中，幅度較高，并會注入電源和地分配系統中。這種能量將以共模和差模的形式傳到其它電路或控制系統中。去耦電容的自諧振頻率必須要高于抑制時鐘諧波的頻率。典型地，當電路中信號沿為2ns或更小時，選擇自諧振頻率為10～30MHz的電容。常用的去耦電容是0.1uF再并聯0.001uF。
注意：對于200～300MHz以上頻率的供電電源，0.1uF并聯0.001uF的電容器由于引線電感及電容的充放電速率影響就不太適用了。通常在多層PCB板中電源層與地層之間的分布電容，其自諧振頻率為200～400MHz，如果元器件工作頻率很高，借助PCB層結構的自諧振頻率，作為一個大電容來提供很好的EMI抑制效果，通常一個10cm2面積的電源層與地層平面，當距離為0.0254mm時，其間電容近似為225pF左右。
在PCB上進行元件放置時，要保證有足夠的去耦電容，特別是對時鐘發生電路來說，還要保證旁路和去耦電容的選取滿足預期的應用；自諧振頻率要考慮所有要抑制的時鐘的諧波，通常情況下，要考慮原始時鐘頻率的5次諧波。
再通過一個電路設計中計算去耦電容的方法作為參考原理進行分析，但在實際中電路中并不適用。假如，電路中有10個數據驅動器同時進行開關輸出，其邊沿速率為1ns,負載電容為30pF，電壓為2.5V，允許波動范圍為±2%，則最簡單的一種方法就是計算負載的瞬間消耗電流，計算方法如下：
1）計算負載需要的電流和所需的電容大小利用公式（1.1）、（1.2）計算
I=C·du/dt (1.1)
C=I·dt/du (1.2)
式（1.1）和式（1.2）中，I為瞬態負載電流，單位為（A）；du為電壓變化率，單位為(V/ns);dt為電壓上升沿的時間，單位為（ns）；C為負載電容大小，單位為（nF）。
根據電路中的已知參數代入公式（1.1）、（1.2）計算數據。
I=C·du/dt=30pF×2.5V/1ns=75mA;則總的電流ITOTAL=10×75mA=750mA。
其所需要的電容C=I·dt/du=0.75A×1ns/(2.5×2%)=15nF
根據上面的理論，考慮溫度和電壓的影響可以取20～40nF的電容保證一定的余量設計。可以采用兩個10nF的電容并聯，以減少ESR。這種計算方法比較直觀簡單，但實際的效果并不是很理想。特別是在高頻應用時，會出現問題。比如，在電路中的電容即使其寄生電感很小約為1nH,但根據ΔU=L·di/dt計算其產生的瞬態壓降ΔU=1nH×0.75/1ns=0.75V,這個結果顯然也是不理想的。
因此，針對高頻電路的設計時，需要采用另外一種更為有效的方法，在高頻電路中主要分析回路電感的影響。同樣應用上面的電路設計條件進行分析：
2）計算回路最大阻抗ZMAX;低頻旁路電容的工作范圍FBYPASS;高頻截止頻率FK
參數值大小利用公式（1.3）、（1.4）、（1.5）計算。
ZMAX=ΔU/ΔI (1.3)
FBYPASS=ZMAX/(2πL) (1.4)
FK=0.5/Tr (1.5)
式（1.3）、（1.4）和式（1.5）中，ΔI為瞬態負載電流，單位為（A）；ΔU為電壓的允許變化范圍，單位為(V); L為允許的最大電感，單位為（pH）；Tr為器件的邊沿上升時間，單位為（ns）。
根據電路中的已知參數代入公式（1.3）、（1.4）、（1.5）計算數據。
則計算電源回路允許的最大阻抗ZMAX=ΔU/ΔI=（2.5×2%）/0.75=66.7mΩ
考慮低頻旁路電容的工作范圍FBYPASS=ZMAX/(2πL)，這里假設其寄生電感為5nH。同時假定頻率低于FBYPASS時，由電路板上的大電解電容提供能量。
FBYPASS=ZMAX/(2πL)=66.7 mΩ/(2×3.14×5nH)=2.12MHz
考慮最高的有效頻率FK=0.5/Tr=0.5/1ns=500MHz;
這個截止頻率代表了數字電路中能量最集中的頻率范圍，超過了這個截止頻率將對數字信號的能量傳輸沒有影響。因此可以計算出最大的有效截止頻率下電容允許的最大電感LTOTAL
LTOTAL= ZMAX/(2πFK)=66.7/(2×3.14×500M)=21.2pH
電容在低頻下不能超過允許的阻抗范圍，可以計算出總的電容C值大小。
C=1/(2πFBYPASS·ZMAX)=1/(2×3.14×2.12MHz×66.7mΩ)=1.2uF
通過這個計算結果可以得出使用總電容大小為1.2uF,其電容總的寄生電感為21.2pH,而常用的電容器件其最小的電感可能都有1nH左右。因此，系統就需要很多的電容采用并聯的方式在整個PCB上達到要求。從實際情況上來看這與實際也是不相符合的。如果實際的高速電路要求很高的話，只有盡可能選用ESL較小的電容來避免使用大量的電容器件并聯使用。
注意：實踐中，去耦電容的容量選擇并不嚴格，可以按C=1/f進行選用，f為電路頻率，即10MHz頻率以下選用0.1uF,100MHz頻率以上選用0.01uF,10～100MHz頻率之間，在0.01～0.1uF之間任意選擇。
3）通常在產品IC數據手冊中，對于去耦電容的選擇需要滿足下面的條件：
芯片與去耦電容兩端的電壓差ΔU=L·ΔI/Δt需要小于器件的噪聲容限。
從去耦電容為IC芯片提供所需要的電流角度考慮，其容量應滿足：
C≥ΔI·Δt/ΔU
IC芯片的開關電流iC的放電速度必須小于去耦電容電流的最大放電速度：
diC/dt≤ΔU/L
此外，當電源引線比較長時，瞬變電流（如果外部施加EMS干擾測試）會引起較大的壓降，此時就還需要增加電容以維持器件要求的電壓值。
作者簡介:杜佐兵
電磁兼容（EMC）線上&線下高級講師
杜佐兵老師在電子行業從業近20年，是國家電工委員會高級注冊EMC工程師，武漢大學光電工程學院、光電子半導體激光技術專家。目前專注于電子產品的電磁兼容設計、開關電源及LED背光驅動設計。