剛接觸FPGA的時(shí)候，肯定有很多小伙伴被繁多的IO標(biāo)準(zhǔn)所困擾過，那本文就完整系統(tǒng)的闡述下FPGA上各個(gè)接口標(biāo)準(zhǔn)的定義，以及是怎么去應(yīng)用的。

一、 Low-Voltage TTL (LVTTL)

   LVTTL是用于3.3 V，2.5V或者更低電壓的應(yīng)用通用標(biāo)準(zhǔn)(EIA/JESD8-B)。它基于LVTTL輸入buffer和推挽輸出buffer。一般來說，F(xiàn)PGA_IO在配置為L(zhǎng)VTTL時(shí)，可以配置不同的輸出能力，一般范圍為8-20mA。

二、 Low-Voltage CMOS (LVCMOS)

   LVCMOS是一種基于CMOS晶體管實(shí)現(xiàn)的通用標(biāo)準(zhǔn)。電平標(biāo)準(zhǔn)分別有 LVCMOS12/15/18/25/33。值得注意的是，LVTTL不能驅(qū)動(dòng)LVCMOS輸入。

三、 Stub Series Terminated Logic (SSTL)

   STUB SERIES TERMINATED LOGIC，短截線串聯(lián)端接邏輯。該標(biāo)準(zhǔn)專門針對(duì)高速內(nèi)存(特別是SDRAM)接口。有多個(gè)電平標(biāo)準(zhǔn)：

   • SSTL25I—SSTL Class I-standard with VDDI (nominal) = 2.5 V

   • SSTL25II—SSTL Class II-standard with VDDI (nominal) = 2.5 V

   • SSTL18I—SSTL Class I-standard with VDDI (nominal) = 1.8 V

   • SSTL18II—SSTL Class II-standard with VDDI (nominal) = 1.8 V

   • SSTL15I—SSTL Class I-standard with VDDI (nominal) = 1.5 V

   • SSTL15II—SSTL Class II-standard with VDDI (nominal) = 1.5 V

   • SSTL135I—SSTL Class I-standard with VDDI (nominal) = 1.35 V

   • SSTL135II—SSTL Class II-standard with VDDI (nominal) = 1.35 V

   SSTL25是由JEDEC（JESD8-9B ）標(biāo)準(zhǔn)定義的，應(yīng)用于DDR SDRAM和DDR1存儲(chǔ)接口。

   SSTL18是由JEDEC（JESD8 ）標(biāo)準(zhǔn)定義的，應(yīng)用于DDR2 SDRAM存儲(chǔ)接口。

   SSTL15應(yīng)用于DDR3存儲(chǔ)接口，SSTL1353應(yīng)用于DDR3L存儲(chǔ)接口。

四、 High-Speed Transceiver Logic (HSTL)

   HSTL是一種技術(shù)獨(dú)立的數(shù)字集成電路接口標(biāo)準(zhǔn)，為了實(shí)現(xiàn)電壓擴(kuò)展和技術(shù)獨(dú)立I/O結(jié)構(gòu)而開發(fā)的。信號(hào)電平范圍在0-1.5V之間，可以是單端或者差分。這個(gè)標(biāo)準(zhǔn)用于高達(dá)1.267 GHz的數(shù)據(jù)交換能力的內(nèi)存總線接口。

五、 High-Speed Unterminated Logic (HSUL)

   HSUL按照J(rèn)EDEC標(biāo)準(zhǔn)JESD8-22的規(guī)定，是LPDDR2和LPDDR3內(nèi)存總線的標(biāo)準(zhǔn)。

六、 Pseudo Open Drain (POD)

   POD標(biāo)準(zhǔn)適用于DDR4、DDR4L和LLDRAM3的應(yīng)用接口。JESD8-20A標(biāo)準(zhǔn)定義。

七、 Low-Voltage Differential Signal (LVDS)

   低壓差分信號(hào)(ANSI/TIA/EIA-644)是一種高速、差分I/O標(biāo)準(zhǔn)。信號(hào)線之間的電壓擺幅為350mV。傳輸速率可以達(dá)到155Mbps以上。由于電壓信號(hào)幅度較低，而且采用恒流源模式驅(qū)動(dòng)，故只產(chǎn)生極低的噪聲，消耗非常小的功率，甚至不論頻率高低功耗都幾乎不變。此外，由于LVDS以差分方式傳送數(shù)據(jù)，所以不易受共模噪音影響。需要注意正負(fù)信號(hào)線之間的100Ω端接。

八、 Reduced-Swing Differential Signal (RSDS)

   RSDS reduced swing differential signal 低擺幅差分信號(hào)。一種類似LVDS的信號(hào)標(biāo)準(zhǔn)。只不過電壓擺幅更小為±200mV并且電壓擺幅可調(diào)（LVDS信號(hào)電壓擺幅為±350mV，不可調(diào)），一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成，電流為2mA(LVDS電流為3.5mA），電流更小、功率更低，所以稱為：微擺幅差分信號(hào)，和LVDS信號(hào)相比有更優(yōu)越的性能（包括加速性能、低功耗以及低EMI）。

我是貍花貓，樂忠與廣大電子人共同分享有趣的電子創(chuàng)作，踩坑經(jīng)驗(yàn)！