明天,4.23日是世界讀書日,推薦一本關于電源完整性的入門書籍。
這本書有針對電源完整性的整個基礎知識體系,總結下來分為以下幾點:
電源分配網絡(PDN)噪聲標準
①噪聲源分為三大類:反射噪聲、串擾和電源分配網絡(PDN)噪聲
②接收端的總噪聲容限約為信號幅度的15%,允許電源分配網絡(PDN)噪聲約為5%,這個5%是經驗值,不是絕對值
目標阻抗
①基于芯片應用電流的頻譜特性,推算目標阻抗值
②串并聯RLC電路的特性以及RLC電路的性能指標:諧振頻率、特性阻抗、Q值以及最大阻抗值
回路電感問題
減小回路電感方法:短而寬的銅面、回路路徑盡量短等
電容問題
①理想電容和實際電容的區別,電容的等效模型
②電容串并聯特性以及擺放位置的選擇
③電容容值的取值以及反諧振特性
平面問題
①平面腔體阻抗曲線(低頻為容性,中頻為感性,高頻為傳輸線特性)
②平面電容和平面電感的問題,更需要關注平面電感對電源的影響
電源分配網絡(PDN)分布情況
①電源分配網絡的頻域劃分
②影響頻域分布的因素:
- 片上電容(ODC)
- 封裝PDN
- 板級電源/地平面
- 板級MLCC去耦電容
- 電壓調節模塊(VRM)以及大容量去耦電容
③The Bandini Mountain(班迪尼山):片上電容(ODC)與封裝電感形成的并聯諧振峰,常見 的頻域范圍在10~100MHz。
瞬態電流和電源噪聲
①電流分配網絡(PDN)對三種電流波形的電壓響應:
- 脈沖響應(時鐘邊沿電流)
- 階躍響應(瞬時電流)
- 諧振響應(方波電流)
關于這部分,書中有一點不是特別清楚,就是關于PDN阻抗曲線的要求:
①平坦區的阻抗曲線需要低于目標阻抗(這個可以理解)
②所有諧振峰的特征阻抗低于目標阻抗(這個也可以理解)
③諧振點的峰值阻抗不得超過目標阻抗值的1.6倍,這里面不理解的是:峰值阻抗和特征阻抗的區別?方波在實際產品的應用中如何體現?比如芯片的CPM電流模型是否體現?
小結
本書的前8章可以理解為產品系統端的電源設計,做系統端的同學,可以看這些。第9章更多針對的是芯片后端和封裝設計的電源。第10章是總結部分。
關于這本書
本書強烈推薦英文版,這句話的潛臺詞:本書有中文版,先不說書里內容翻譯得如何。先看看書名翻譯:PDN設計之電源完整性--高速數字產品的魯棒性和高效設計。
作為一本應用型的書籍,Robust翻譯成魯棒性,聽起來總有點不連貫,哪怕直譯成可靠性,那么副標題就是:高速數字產品的可靠性和高效設計。
其實,魯棒性這個翻譯總覺得很別扭,看著都別扭。
很久沒看英文書籍,斷斷續續看了好久,好在“讀書不二”的理念讓我還是看完了。如果實在看不下去,推薦《信號完整性與電源完整性分析》第三版的第13章電源的內容,畢竟,這本書的作者除了Larry D Smith,還有Eric Bogatin,而他正是藍皮書《信號完整性與電源完整性分析》的作者。