圖中已經選擇部分的零件沒有焊接，電路中L2直接短接了，R18已經是三個100K并聯，C13為兩個2.2nF并聯，可Q2上的電壓還超過700V，此電源是全電壓工作，現測試為AC220V輸入，輸出0。6V~1。2V可調，電流為30A左右，變壓器用EER28，初級用0.35*2繞112匝，兩個輔助繞組都為0.15*2稀繞12匝，輸出0.1*105*5繞2匝。采用三明治繞法。
以下圖片全為輸出為1V，電流為20A所測試。
1、600V的MOS管上承受著700多伏的高壓。
2、輸出電壓。
3、同步整流管和肖特基上的正向壓降電壓達1.2V，可以猜測出瞬間的電流應該超過百安培。
4、次級線圈上的波形，反激的峰值電壓達到了5V。
我是沒有做過電源的，第一次做就碰到一個這么低電壓大電流的電源，還望大家看了之后給點意見，是改變壓器還是改什么東西，該怎么改。變壓器已經改過幾次了，而且線這粗不好加工，我都有點不好意思老是去改樣了。
如果是你說的這樣的話，建議那你要注意三個方面
1、變壓器選長寬比大的，你選的這個EER28/34就符合要求，繞線用多股細線繞，盡量降低繞組的壓降，比如次級選用0.25*120根；繞法采用三明治，初級盡量分兩層繞完，增加耦合度，降低漏感
2、PCB布線的時候要特別注意大電流環路的走線，短粗直是原則，面積也要做到盡量小，以免產生不必要的干擾
3、成本沒有壓力的話，盡量選用好一點的器件，做好足夠的降額設計，并調整好吸收電路
注意了以上幾點的話，還是能設計出滿足你要求的電源
VDS圖中振鈴很強，說明漏抗大或者RCD阻尼特沒調好。而且你的Vor還是很高的，這個要看輸出繞組電壓對應著看一下是什么原因。還有變壓器變比太大，不管用銅箔還是利茲線都不會有好效果的。您的設計方案里頭已經有同步整流，30W反激絕對能處理了。
降低變比--降低Vor（但是反射電壓有Vor和振鈴電壓組成），拓寬副邊占空比降低電流有效值和峰值。但是也帶來了初級占空比損失，而且對副邊整流的耐壓也有更高的要求。
初級并聯RC串聯阻尼振鈴，這樣做會損失效率。不知道您的電源是否有效率要求。我當時做5V1A的時候 效率才0.67，Top221次級肖特基.
還有就是降低頻率，進一步減小漏抗帶來的影響。
謝謝解答的這么詳細，我的電源效率沒有要求，要求是全電壓工作，性能穩定就可以。但是現在電路中高壓MOS管和低壓MOS管都熱，最不好的就是靠近整流出來的兩個大電容也有發熱。高壓的MOS管發熱不知道是不是VDS超過了MOS管的耐壓造成的，目前還沒有換更高壓的MOS管試。低壓的MOS管有熱應該是正常的.
好版主說到用薄膜電容，可是我空間下只能放下貼片的電容了，板的正面已經不好再裝零件了，不知道能不能用貼片電容代替。如0805的耐壓6。3V容量在10uF的X5R電容。
L2 串聯在輸出做啥用，這個會增加漏抗到初級。
既然是諧振方式 加大C15 可以減少振鈴峰值，然后變壓器初級用RC消去振鈴。當然啦 這樣效率會降低。這種電路 Vbus就算375V 那么 Vor如果取值65V（由于是低壓輸出，為了拓寬副邊占空比。和降低變比。）用EER的磁芯中柱長漏抗可有改善。
還有我比較感興趣的是你這個電流互感器驅動的同步整流是否有好的效果呢。因為我也想改進一下以前的幾個案子。
ESR造成電容發燙？你副邊的峰值電流會有百來個安培這點很是頭暈。發燙還是小事情。如果這些壓降反射到初級將是麻煩。實際電路饋入功率可能是50多瓦。
絕對不行的。0805的電容要是能這么用。那么做薄膜電容的廠商都去跳海吧。。。。。。
還有你看看電路中R18 燙不燙，因該燙的。看了第一個波形圖感覺這個圖和沒有接RCD是一樣的。
以前我調過FSCQ0765的電路 出6V4A 和300V0.1A。負載統統按比率加上由于300V繞組的關系效率還是很高的，反射電壓和波形都漂亮，只是交叉調整率一塌糊涂，只能穩定6.3V燈絲電壓300V就不管了。
可是問題來了，電源只接6.3v單獨輸出效率只有0.65，振鈴大，反射電壓出現明顯斜坡，說明漏抗和ESR在作怪。最后沒辦法 只能是加大DS的電容，調整RCD，用RC阻尼，一道上。開關管道是不燙了，波形也可以接受了。只是效率進一步下降。主要是變壓器和RCD發熱。還有副邊的肖特基必須散熱才行。
