上面的原理圖，下面的PCB Layout：
圖中：F1用的常用的玻璃易斷型1A/250VAC的保險管，VR2是10D471K！
現在客戶要求按照EN61000-4-5（差模：500VAC，共模1KVAC）做浪涌測試，結果不行，測不過，客戶又急著要方案，以前沒有做相關的案子，請給位高手指點指點！ 謝謝了！希望各位多多給力！
！！！誰來幫我解答關于“雷擊浪涌”的難題啊？？？
全部回復(40)
正序查看
倒序查看
可以到咱們這邊來測，長期免費測試
悲劇,現在不知道怎么弄了??
以前沒有做過! 費勁!
@mofa520
[圖片] 以前沒有做過!費勁!
0.5KV 差模，1KV共模這個指標其實已經是很低很低的了，我們之前做的電源都要求差模3KV,共模6KV,所以說，你這個指標應該是很好過的，下面我們來分析一下失效的原因及改善措施。
1)所謂差模，就是在L,N之間疊加一個浪涌電壓，當這個浪涌電壓產生后，就會被疊加到整流后的電解上面，當然，由于電容的特性，疊加在電解之上的電壓峰值也許并沒有浪涌峰值這么高，（另外，雖然壓敏電阻可以幫助你吸收掉一部分浪涌電壓，但是由于壓敏電阻的反應時間比較慢，有可能會不起作用，而且，就算起作用，他也只會把浪涌電壓抑制在一個合理范圍內，在整流以后的電容上還是會疊加），這個峰值電壓連同漏感電壓和次級的反射電壓共同加到MOS的DS上，使MOS耐壓承受不住，導致擊穿，同時，這個電壓被變壓器按砸比傳輸到次級，使次級整流管過壓擊穿。這就是你兩個器件失效的原因，當然，打共模浪涌也會使這兩個功率器件失效，但是失效的機理是不一樣的
2）改善對策，首先，我們在電源正常工作的情況下要要保證這兩個功率器件要有余量，如果用600V的MOS，我們可以通過，控制漏感，調整反射電壓，來讓VDS電壓控制在520V左右，通過調節扎比和選用高耐壓的整流管，控制次級整流管的余量，最好有15%--20%，當然調節初次級的吸收回路，也可以把漏感尖峰給控制下來，另外，PCB LAYOUT有兩個功率環路走線要注意，一個就是初級的功率環路，一個就是次級的功率環路，在我們PCB上的走線面積要盡量的小，總之，你能讓這兩個功率器件有適當的電壓余量，這個問題也就解決了，我想，你現在電源在正常工作的時候，根本已沒有什么電壓余量，所以，一個500V的浪涌就可以把電源給打失效了
0
回復
@瞌睡蟲
0.5KV差模，1KV共模這個指標其實已經是很低很低的了，我們之前做的電源都要求差模3KV,共模6KV,所以說，你這個指標應該是很好過的，下面我們來分析一下失效的原因及改善措施。1)所謂差模，就是在L,N之間疊加一個浪涌電壓，當這個浪涌電壓產生后，就會被疊加到整流后的電解上面，當然，由于電容的特性，疊加在電解之上的電壓峰值也許并沒有浪涌峰值這么高，（另外，雖然壓敏電阻可以幫助你吸收掉一部分浪涌電壓，但是由于壓敏電阻的反應時間比較慢，有可能會不起作用，而且，就算起作用，他也只會把浪涌電壓抑制在一個合理范圍內，在整流以后的電容上還是會疊加），這個峰值電壓連同漏感電壓和次級的反射電壓共同加到MOS的DS上，使MOS耐壓承受不住，導致擊穿，同時，這個電壓被變壓器按砸比傳輸到次級，使次級整流管過壓擊穿。這就是你兩個器件失效的原因，當然，打共模浪涌也會使這兩個功率器件失效，但是失效的機理是不一樣的2）改善對策，首先，我們在電源正常工作的情況下要要保證這兩個功率器件要有余量，如果用600V的MOS，我們可以通過，控制漏感，調整反射電壓，來讓VDS電壓控制在520V左右，通過調節扎比和選用高耐壓的整流管，控制次級整流管的余量，最好有15%--20%，當然調節初次級的吸收回路，也可以把漏感尖峰給控制下來，另外，PCBLAYOUT有兩個功率環路走線要注意，一個就是初級的功率環路，一個就是次級的功率環路，在我們PCB上的走線面積要盡量的小，總之，你能讓這兩個功率器件有適當的電壓余量，這個問題也就解決了，我想，你現在電源在正常工作的時候，根本已沒有什么電壓余量，所以，一個500V的浪涌就可以把電源給打失效了
蟲兄不但是高手還是個好人哪！
謝謝了!
MOS的VDS在500V, MOS用的是4N60;次極峰值120V,現在用的是3A200V的管子.
另外想問一下:兩個功率環路走線要注意，一個就是初級的功率環路，一個就是次級的功率環路，在我們PCB上的走線面積要盡量的小，???
你所初級功率地說的是 MOS的S極到檢測電阻到接地的環路?次極功率環路是變壓器到 次極整流管之間的環路嗎??
請多多指點!!!!!
0
回復
