反激式電源的開關過程分析.
我看到有個帖子在討論此問題,所以需詳細寫一下.我看到有個帖子在討論此問題,所以需詳細寫一下.很多人對反激電源開關轉換期間的過程不清楚,以至于產生電流突變等想法.我來詳細解釋一下:
MOS關斷后,初級電流給MOS輸出電容和變壓器雜散電容充電(實際雜散電容放電,為簡單,我們統一說充電),然后DS端電壓諧振上升,由于電流很大,諧振電路Q值很小,所以基本上是線形上升,當DS端電壓上升到在次級的電壓達到輸出電壓加整流管的電壓后,本應該次級就導通,但由于次極漏感的影響,電壓還會上升一些來克服次級漏感的影響,這樣反映到初級的電壓也略高于正常反射電壓,在這樣條件下,次級電流開始上升,初級電流開始下降,但不要忘記初級的漏感,它由于不能偶合,所以它的能量要釋放,這時是漏感和MOS輸出電容,變壓器雜散電容諧振,電壓沖高,形成幾個震蕩,能量在嵌位電路消耗掉,這里要注意一點,漏感的電流始終是和初級電流串聯的,所以漏感電流的下降過程就是次級電流的上升過程,而漏感電流的下降過程是由嵌位電路電容上的電壓和反射電壓的差來決定的,此差越大,下降越快,轉換過程越快,明顯效率會提高,轉換的過程是電壓電流疊加的過程.
用RC做吸收時,由于穩態時C上的電壓和反射電壓差別不是太大,所以轉換過程慢,效率低,用TVS做吸收時,其允許電壓和反射電壓差很多,所以轉換快,效率高,當然RC耗電是另一個方面.

ccm,您好!
我曾經在21ic上請教過您一些問題,對于mos的關斷,通過您上序的分析,已經很透徹了,其他拓撲應是同樣的原理,比如正激,在mos關斷后,副邊折射電流與激磁電流對coss充電,電壓上升到vin后,按理折射電流應變為零,但正由于漏感的影響,使電流并不太圖變只剩下激磁電流,正是這個原因,導致電流與電壓重疊時間過長,mos端并電容也沒有明顯效果,所以只能減少漏感來減小關端重疊時間,實現零電壓關端,我要問的是激磁電感與漏感在一個什么樣的比列下才算正常呢,我目前變壓器激磁電感20uh,漏感為2uh,我總懷疑漏感太大,您說有無道理呢?

我詳細的看了你的帖子,基本同意你的分析.
1、“當DS端電壓上升到在次級的電壓達到輸出電壓加整流管的電壓后,本應該次級就導通”,這種等效方式,能不能具體介紹(包括介紹些文獻,這個對理解變壓器的能量傳輸意義重大).根據這段文章是不是可以得出這樣的結論:反擊式變換器初次極電壓差越大,轉換就越快,效率就越高?
2、“漏感電流的下降過程就是次級電流的上升過程”,完全正確,而且漏感電流和次極電流都是在維持磁場的能量(楞次定律).由此可知:漏感電流存在的時間越短量值越小(漏感越小),則次極電流建立的時間也越短量值越大,越有利于能量的傳輸,也有助于效率的提升.所以,減小漏感的目的在此!

基本同意說明有些不認同,說出來共同分析一下.
你的1得出的結論是不對的,和我的原意不符.可能我的語文表達差一些.我的意思是初級電壓上升,次級也跟著生,當次級的電壓達到次級輸出電壓加整流管的壓降后,次極整流管應該導通.

為什么漏感電流和次極電流都是在維持磁場?
次極電流輸出不是磁能變為電能的過程嗎,怎么叫維持磁場?根據B-H曲線,B不是在減小嗎?

是這樣的
1、你用安培環路定律做個積分看看.
2、反激變壓器的電流是從異名端流出去的,你用右手螺旋定責看看是不是和先前的磁場方向一致.

我問的不是這個意思
根據磁勢連續就可以知道.我的意思是次級電流來源于磁能,通俗地說就是把磁能轉變為電能,怎么是維持磁場呢?

舉個極端例子
如果次級開路,則磁能一下就釋放了.但如過次級有負載,那么磁能是細水長流的釋放.所以我稱之為“維持”.

CCM,你好啊
漏感對電源的影響應是多個方面的,一般分析理想狀態,都忽約了漏感值,那實際應用中,激磁與漏感比列應再一個怎樣的合理范圍呢?比如我的激磁為20UH,漏感為1.5UH,是否太大?

一個經驗值.
順序繞法(先初級,后次級)一般漏感為電感量的5%左右.三明治繞法,一般在3%以下,用屏蔽好的磁心和繞線順序可達1%以下.

問個弱智問題.
RCD吸收回路,如果電容很大,但RC時間常數還是開關周期的1/10到1/5.那損耗就會很大.會不會RC回路不隻吸收漏感能量,還消耗了一部份初級電感蓄積的能量.也就是說,當MOSFET關斷後,變壓器初級電感蓄能大部分通過次級釋放,還有一部分被RC回路吸收.加上電容上的直流電壓(n*(Vo+Vd))在電阻上的損耗會很大.

你這個問題問的很好.
首先加在電容上的直流電壓不是(n*(Vo+Vd)),如果是這個電壓,則電源的轉換時間將非常長.一定會比這個電壓高.
其次,RCD吸收回路吸收的能量恰恰向你說的,是由兩部分組成,一部分是漏感的能量,還有一部分是初級電感儲能.這后一部分是很多人不會想到的.

什么叫初級電感儲能?
能量難道分初級和次級儲存嗎?

對不起,我理解錯了!能幫幫忙解決下面的問題嗎?
之所以理解錯了和“基本同意”,是因為有些地方沒搞懂.
1、不清楚“雜散電容放電”
2、“漏感電流的下降過程是由嵌位電路電容上的電壓和反射電壓的差來決定的”,嵌位電路電容上的電壓不是由反射電壓決定的嗎?(當然和R的放電也有關).
3、假如正激式電源輸出不要儲能電感,會怎樣?(如有必要,我可以按我的疑惑畫個原理圖,貼在這兒)
4、能不能詳細說說RCD吸收回路吸收初級電感儲能的情況,能不能避免?
5、請回復一下SOMETIMES的“faraday screen and safety screen ”中的疑問好嗎?

我不能一一回復你.
第5個已經做了回答.但你這么多問題,并且很多是很基本的,所以你最好去看書,或讓其他人來回答一下.

不錯!是很基本
但其中的第三個問題,會出現嚴重的功耗,您不認為與反激式開關電源的工作方式有關嗎?希望高手釋惑!

我再解釋一下,你看是不是這樣
1、與其說“雜散電容放電” ,不如雜散電容反向充電來得準確.
2、“漏感電流的下降過程是由嵌位電路電容上的電壓和反射電壓的差來決定的”,無論怎樣,漏感電流的下降過程是非常劇烈的,故而激起的自感電壓是遠高于副邊反射電壓(MOSFET關斷的尖峰應是因此而起),關斷時刻RCD上的電壓應由自感電壓決定,而和反射電壓無關.
3、這個問題單列出去算了.
4、RCD吸收回路吸收初級電感儲能是因為與反射電壓串聯,反激過程始終存在.用TVS,選擇合適的工作電壓可避免之.

對于第二點
是由電磁定律決定的:u=l di/dt;其中l是原邊漏感,其電流的變化必然感應出一相應電壓,此電壓值由外部電路決定,由公式可知,感應電壓越高,電流變化越快,開關管上的電壓電流交叉時間越短,關斷損耗越小.(因漏感與原邊勵磁電感串聯,故原邊漏感廚師電流等于開關管關斷時的電流值.)
其實這些,cmg已說過了

我來說說
1.怎么說都沒有關系,關鍵是理解這個過程,MOS導通時雜散電容電壓是上正下負,轉換過程結束后是下正上負.
2用RCD吸收,漏感電流下降激起的電壓一般不會高于副邊反射電壓.C上的電壓是反射電壓和漏感電壓的和,當MOS關斷時,C上的電壓和反射電壓的差決定了漏感的電流下降速度,差U=Llou*dI/dT.當然C上的電壓也包括漏感引起的一個尖峰,C越大時此尖峰也越小.用TVS時因為沒有C,此尖峰就是TVS的穩壓值.
4.這個問題實際上已說過,RCD的能量有兩部分,漏感能量和一點勵磁能量,原因很簡單:我們設想變壓器沒有漏感,MOS關斷時反射電壓還是加在R上,當然要耗能.
不知是否滿意?

老郭同志這么有時間呀?
確實佩服!值得學習!

Who are you?
Please give me a call

我是你的朋友呀!
怎么這么快就忘記了!
我是qi xingbo!

是小亓.
最近比較煩,應朋友之邀來湊湊熱鬧.

RC吸收電路的設計.
開關管和輸出整流管的震鈴是每個電源設計工程師最討厭的事情.過度的震鈴引起的過壓可能使器件損壞,引起高頻EMI問題,或者環路不穩,解決的辦法通常是加一個RC吸收電路.但很多人不知該如何選取RC的值.
  首先在不加吸收電路輕載下用示波器測量震鈴的頻率,但注意用低電容的探頭,因為探頭的電容會引起震鈴頻率的改變,使設計結果不準.
  其次,在測量震鈴頻率時盡可能在工作的最高電壓下,因為震零的頻率會隨電壓升高而變化,這主要是MOS或二極管的輸出電容會隨電壓而變化.
  震零產生的原因是等效RLC電路的震蕩,對于一個低損的電路,這種震蕩可能持續幾個周期.要阻尼此震蕩,我們要先知道此震蕩的一個參數,對MOS,漏感是引起震蕩的主要電感,此值可以測出,對二極管,電容是主要因素,可以有手冊查出.計算其阻抗:知道L,則Z=2*3.14*f*L;知道C,Z=1/(2*3.14*f*C).先試選R=Z,通常足可以控制震鈴.
但損耗可能很高,這時需要串聯一個電容來減小阻尼電路的功率損耗.可如此計算C值:C=1/(3.14*f*R).增加C值損耗就增加,但阻尼作用加強,減小C值當然是相反的作用.
電阻的損耗P=C*(V*V)Fs.當然在某些電路形式里面損耗可能是0.5P. 實際中,可依計算的值為基礎,根據實驗做一些調整.

為什么事情煩?
開心最好!

不能片面理解
對你的第一個問題結論并不正確,根據變壓器線圈的比例關系,可以確定變壓器初次級的電壓,一般正向道通時次級反壓由初級電壓和線圈比例關系相乘決定,而關斷時邊壓器儲能相當于電源向次級供電,這時的電壓由次級決定,在而實際能量變換是變壓壓起要求輸出一定的功率,相當于變壓器輸出一定的功率,由負載電阻決定輸出電壓,而這個電壓再根據變壓器線圈比例反饋到初級.所以初級和次級的電壓關系主要由線圈的匝數比例決定的,在相同的電路下如剛上電時,次級電壓很底,這時初級開關的損耗是會減小,但要知道減少的只是初級MOS管的開關損耗(包括漏感).另外輸出電壓很底,整流管的損耗比例相對會成主要的損耗,所以實際電路聯系很多,很多電路都是矛盾的,好的設計就是要找到最佳點

老哥哥,您分析的爽!
我拜您為師如何?

老頑童
1、次級的匝數是根據負載的功率來定,還是根據負載的電壓來定?
2、如果輸出采用同步整流,那么我第一個結論是不是就對了?

由于電流很大,諧振電路Q值很小?不太明白,
Q=1/R*根號(L/C),是不是很大啊?

You are right.
.