在saber里面如何將verilog格式的邏輯創建成可調用的模塊？
saber是不是只支持VHDL格式的？如果是verilog格式的是不是還得通過工具轉換下呢？
如果只支持vhdl格式的話，那如何才能把數字邏輯編程對應的可調用模塊呢？
見saber自帶的例子里面好像有數模混合的例子，但是不清楚這些例子中用的vhdl代碼是如何變成可調用的模塊
不知哪位達人可以詳細講解下設計流程
請教高手：在saber里面如何將verilog格式的邏輯創建成可調用的模塊？
全部回復(1)
正序查看
倒序查看
怎么又發了一遍，這個問題我已經在你的另一篇帖子里回過了。
http://bbs.dianyuan.com/topic/605637
如有問題或者不清楚的地方，可在那邊帖子上繼續討論，沒必要同樣的問題，重復的問。
0
回復
