這樣的繞制方法看似很有效,但是對於繞制工藝來講就麻煩大了,單組輸出是如此如果N組輸出呢咋辦.

不過還是很希望將你的理論分析貼完再給你加分.

這樣繞制emi會不會很糟糕呢

我覺得對3個及其以上繞組談漏感應指明那個繞組短接后測得的哪個繞組的漏感
如一個由原邊,副邊,輔助三繞組的變壓器,在短不同繞組時測得的原邊漏感會不同,大家有空可以測測看;對不同工作模式的變壓器,哪個漏感值會起作用決定于繞組的工作同時性.

你這些波形都是在完全沒有加rcd電路的條件下測的嗎?

好帖要頂的.

是一個比較好的繞法,還可以簡化,供電繞組一次繞完,初次級交叉兩次就好了,太多了生產麻煩

"頂"的同時,請問樓主:這樣繞製,拋開繞製工藝不說,是否會
造成分布電容的變大呢?

相信要是多組輸出一定很麻煩,有沒有辦法解決?

分布電容肯定變大.分布電容和漏感是互相矛盾的.

謝了

太片面了.只關注漏感,不注意EMI以及分布電容等其它參數.這樣設計出的電源整體性能如何?故不宜仿效?

老兄,我也在考慮這問題,只是網博上是用百家之長,你說是不?大家互相學習,互相進步嘛.

樓主不是說了嗎,“交叉換位的程度并不是說分得越多越好,分得太多有時會適得其反.關于此部分理論分析,有機會再貼.”變壓器分布電容增大當然會帶來噪音和效率降低.樓主具有很強的功力,佩服!

我是就他上傳的三種繞法發表觀點的,第一種,原邊在最外面對EMI影響是十分大的.其它的都是鉆牛角尖.繞制工藝太復雜.

就等樓主再次發威了^_^

不知樓主考慮到安全問題怎么解決的?如果原付邊每層都加3膠帶的話,那么漏感還會這么好嗎?
還有匝間的電容可能會更大,會影響到EMI.

感謝雪版主的不吝賜教.

這位兄臺,能不能把你這本書全傳上來,讓大家一起進步!
  謝謝

單輸出繞線就那么復雜,多輸出咋辦?故此方法不實用;
解決SPIKE問題還是要從電路上下手;

頂

假設電路上的snubber電容不會變化,而mosfet的結電容也穩定,假設flyback 的初級線圈能量100%傳遞到次級,那么漏感的能量就在開關管關斷的時候100%傳遞到snubber以及結電容上.電源對于交流是短路的,那么可以得到Ctotal=Csnubber+Cjunction. 這里的C是一定的.漏感為Lo.
有:1/2(LoIp^2) = 1/2 (CV^2)
代入不同的Lo就可以得出不同漏感下Vspike的比例:
Lo1 ＝  14uH  V ＝ 243
Lo2 ＝  9uH   V ＝ 195
Lo3 ＝  5.7uH V ＝ 143
可以看出這里計算的電壓和實際測量的電壓有一點點誤差,這些誤差應該來自于理論值和實際的電路上的離散特性所造成的.例如,分布電容的變化,漏感變化對Ip的影響,耦合率上升對能量傳遞的影響等等.
由于漏感以及這些電容所造成的能量損失需要釋放,所以我們可以加上一個snubber電阻去釋放能量,當熱輻射和消耗能量平衡的時候,這顆電阻就會有一個固定的溫升.
謝謝.

各位對于正激式的變壓器的繞制可有什么好的建議或者心得的．還希望各位大蝦不吝賜教．先謝謝了．

我的電路波形輕載波形也是這樣,1/6負載時后面的阻尼震蕩波形是正常的嗎?繼續加載此處震蕩消失,據說是Cgs的影響.還有MOSFET剛關斷時后面的阻尼震蕩波形,有辦法去處嗎?

我把它頂到最前面的目的是讓我們一起學習它!
      希望能理解!

頂起。。。。。。關注。。。。。。

交錯繞發似乎類似三明治方法，但是也會導致初次級分布電容的增大

求解

求解