120+120W 單級(jí)PFC 單壓隔離電源板抗浪涌2KV 遇到難題忘大神進(jìn)來支支招兒吖！

應(yīng)用LZC811C的方案做了一個(gè)兩路隔離的PFC單級(jí)共用輸入和輸出的電源：參數(shù)如下：

Input:185-250VAC

Output:30-35VDC 3.45+3.45A

PF:>0.96

EF>85%

以下是PCB應(yīng)用圖：

無論怎樣：輸入打浪涌L→N（差模）無論怎么樣都過不了500V浪涌，現(xiàn)在先要過2KV

各位大神請(qǐng)進(jìn)來支支招吖！救急救急救急！！！！！

全部回復(fù)(17)

只看樓主

正序查看

倒序查看

yuyuyu5

LV.8

2018-06-08 09:27

建議多層pcb

回復(fù)

越凌科技

LV.6

2018-06-08 09:27

還有一張輸入防護(hù)電路的清晰圖：

回復(fù)

越凌科技

LV.6

2018-06-08 09:42

@yuyuyu5

建議多層pcb

PCB 已經(jīng)做了200片了，PCB是前一位工程LAY的！現(xiàn)在要想辦法整過2KV（實(shí)在不行退主求其次，也要過得了1.5KV這樣子）否則這200片也就廢了！我也是醉了！！

回復(fù)

峰谷浪子

LV.1

2018-06-08 15:05

@越凌科技

還有一張輸入防護(hù)電路的清晰圖：[圖片]

單級(jí)PFC，由于橋堆后沒有大容量的電解電容。相對(duì)來說抗浪涌的能力會(huì)差很多，總結(jié)以往經(jīng)驗(yàn)，可以從以下幾點(diǎn)入手：

1.在壓敏前串聯(lián)工字電感，進(jìn)一步吸收浪涌能量，減輕壓敏負(fù)擔(dān)，到后級(jí)浪涌殘壓會(huì)更低；

2.MOSFET換成EAS（雪崩能量）更大的管子（一般平面MOS比COOLMOS大，電流大的管子比電流小的管子大），增加功率管的耐受性；

3.在橋堆后增加DRC組合搞浪涌回路，進(jìn)一步抑制殘余電壓幅度。

回復(fù)

xiaojb11

LV.4

2018-06-08 17:22

@越凌科技

還有一張輸入防護(hù)電路的清晰圖：[圖片]

樓主，首先是打壞那些元器件？多數(shù)情況下是MOS打壞直接導(dǎo)致炸機(jī)，殘壓過高，由于無法改板選用耐壓更高的mos，樓主可以用示波器抓一下雷擊打進(jìn)去瞬間mos的DS電壓看看是多少。如果MOS沒壞，只是前面的器件壞了那就好整了

回復(fù)

越凌科技

LV.6

2018-06-08 20:15

@xiaojb11

你好！大神！每次打浪涌都是第二路的MOS IC CS干掉前面的一路正常！（當(dāng)?shù)诙反驂牧艘院螅医又蚶擞浚妥兂傻谝宦穯为?dú)打浪涌了，可以打到5KV）但是兩路一起打 500V就掛了！我也是了很多方法！但是都沒有什么用：例如：

回復(fù)

越凌科技

LV.6

2018-06-08 20:38

@峰谷浪子

單級(jí)PFC，由于橋堆后沒有大容量的電解電容。相對(duì)來說抗浪涌的能力會(huì)差很多，總結(jié)以往經(jīng)驗(yàn)，可以從以下幾點(diǎn)入手：1.在壓敏前串聯(lián)工字電感，進(jìn)一步吸收浪涌能量，減輕壓敏負(fù)擔(dān)，到后級(jí)浪涌殘壓會(huì)更低；2.MOSFET換成EAS（雪崩能量）更大的管子（一般平面MOS比COOLMOS大，電流大的管子比電流小的管子大），增加功率管的耐受性；3.在橋堆后增加DRC組合搞浪涌回路，進(jìn)一步抑制殘余電壓幅度。

大神：你好！這種兩路并聯(lián)使用的架構(gòu)！我整了兩三天了！但是連500V都打不過！要是單獨(dú)一路去打浪涌的話：可以打5KV都過得了！很郁悶！每次打浪涌都是第二路的MOS IC CS 炸掉了（詳情請(qǐng)看下帖）我也適當(dāng)?shù)淖隽朔雷o(hù)，但是還是沒有用！每次500V打不了多久第二路就死了！現(xiàn)在我想在第二路輸入（BCUK母線）哪里做一個(gè)RDC的吸收，但是參數(shù)不知道如何選取！不知道，您能指點(diǎn)一下嗎？感謝！我初步設(shè)計(jì)的結(jié)果是這樣子的！給你看一下，您也給指正一下！