自己頂一個 

各位大神幫幫忙~拜託拜託了

只能來幫頂~~~

已經被添加到社區經典圖庫嘍
http://www.daogou-taobao.cn/bbs/classic/

樓主上原理圖看看

電流波形確實有問題。。是進入容性區了？？

這個電流波形怎么這么像準諧振波形？？

抖動其實是由于占空比偏小造成的，這里好像頻率達到120千赫了，頻率高了一些，往往死區時間是一定的，如果頻率再高更加明顯，如果頻率低占空比就大了，就根本不存在這個問題了，不知道你是用哪個芯片做的，看驅動波形就知道占空比小了一點了，占空比一定要達到0,45倒0,47左右，這里有嗎，你有驅動電阻反向加快的樣子，那么，取消，占空比就可以提高一些了。如果頻率低了一些就不是一個問題了，即這時占空比比較高，試試一下吧。

抱歉 最近還是一直在解決,還沒解決掉

開始回覆各位

這就是最基本的LLC架構 圖在這

回6帖

因為是要做在 容性跟感性的中間那個諧振點,但是進入了

也不應該產生才對吧?

大俠請繼續解惑

因為是要做在 容性跟感性的中間那個諧振點

就是要讓它達到一個正弦波

請大俠繼續踴躍討論

真的快急死了

是有驅動電路的沒錯,還想請問一下,你所謂的占空比就是duty嗎?

所以就是把duty開大有機會改善了是嗎?

這邊附上 layout圖

請各位繼續幫忙 已經不知道該怎麼辦了

想問一下這種抖動有什么影響嗎？對效率對輸出紋波？

很正常的，沒必要過多擔心。

不知道你上面的方波是那里的波形，是開環還是閉環的，但就從波形來看你的占空比確實是小了，滿載時電流波形看的很清楚你的零電壓沒了，MOS會有點發熱。

先弄清楚這幾個概念才好往下走：

Ls=Lr=Llkp  // Ls,Lr,Llkp都指漏感，Ls用于獨立漏感，Llkp用于磁集成漏感，Lr常用于等效電路分析中。

Lm=Lp-Ls(Lr,Llkp)     Lp=Lm+Ls(Lr,Llkp)  // Lp為原邊電感量，次級開路測得，Ls為獨立電感，Llkp次級短路測得。

K=Lm/Ls(Lr,Llkp)      K值常取4~6 ；或m=Lp/Lr   m值常取4~7

滿載時電流波形看的很清楚你的零電壓沒了

怎么看的，驅動開通前電流不是負向的嗎，，難道這樣還不能做到ZVS嗎，再說了，驅動的沒有米勒平臺，這不是ZVS嗎，，

諧振電流波形看著像一直在右邊工作。

奇怪的抖動是零電壓作用的時候的波形，很正常。將諧振電感放小點，可能就進入你平時見過的樣子了。

上面我提到占空比問題，好長時間沒有來這里了，這個切口還與匝電容有關系，頻率高了一些，勵磁電流比較小【輕載】，那么，這個匝電容會與電感發生諧振，轉換電流突然變小，不足以抵抗這個諧振電流，會反方向流動，這個就是看到的這種情況，當然，關系不大，但是，自然會影響一點效率，因為，匝電容其實是有功損耗，但匝電容不大損耗小就不理他了，正確的做法就是改變變壓器繞組使匝電容減小，還有，占空比必須適合，大了發生容性開通，小了發生非0壓導通，正好才是重要的因素。

怎么把匝電容調小啊，

 

怎么把匝電容調小，其實，多鐘方法，組合最好，1，次級高電壓輸出的全橋，不要中抽，2，一三初級二層次級即三明治，這樣，一層的頭與另一層尾不是緊密挨著的那么近，一到三就遠了，如果1,3初級，2,4次級不也同樣離得遠了，這樣不僅漏電感小了而且，匝電容也小了。還有，每層團兩層甚至三層膠帶，不僅絕緣好而且也離了一點距離。就是距離遠了一些的匝電容小了一些。3，銅帶的匝電容最大，因為平行，漆包線是圓的，自然存在空間，皮帶電容非常大，如果再雙層中抽那么匝電容就大的幾乎不得了了，這樣的諧波就比較大，匝電容其實可以說是有功損耗。就好比開關管并聯電容一樣，叫著容性開關上。