比較多的小鮮肉發帖咨詢半橋諧振的尖峰問題，是對于諧振了解不深入，存在認知誤區。哥特的圖文并茂，以身試法，聲淚俱下，深入淺出的賣弄一下。

先上圖:

以半橋諧振上管開通為例。

太多人以為MOS并電容是吸收，其實大錯。

A點下管關閉，接桌是DT死區。在DT區間，MOS的輸出電容Coss，雜散分布電容，以及雜散分布電感參與諧振（非常重要：這個諧振跟主回路的LC諧振無直接關系），諧振波形看圖中圓圈部分。其諧振頻率很高。

如果DT時間選擇得妥妥的，在第一個諧振峰值點（B點）讓上管開通，那就是完美的ZVS 0電壓開通。有小鮮肉要問，ZVS不是開關頻率跟主回路LC頻率決定的嗎？哥告訴你，那是理論，實際電路中必須要有死區，既然有死區那就有不一樣的東西冒出來，半橋諧振要玩好，就是玩這些細節。

DT開始時刻，二極管是木電流的，一直到諧振至B點時刻，主回路電流才會接上，二極管開始導通，對上管電壓鉗位，形成ZVS開通，但是雜散諧振還是存在，所以最佳開通時刻是B點，也就是雜散諧振第一個峰值，二極管剛開始導通時刻，才是最最最最最完美的，最完美的效率，最小的EMI。

看圖，如果死區過大，那么在B點之后，上管才開通，會包含太多的雜散諧振波形，影響效率和EMI。

如果在B點之前開通，雜散諧振還沒到高點，會有硬開關成分，效果嘛就不說了。

回頭說MOS并電容，實則是加大參與雜散諧振的電容，讓諧振頻率減少，讓A到B點的斜率減少。諸如形成大約1US的上升時間，與驅動器件匹配。

總結：選擇合適的死區，選擇合適的諧振電容（MOS并聯），努力靠近B點開通。如果把效率比作美女，EMI比著疾病。那么美女會擁抱你，親你，纏著你，疾病會遠離你。